

Universidade do Minho
Escola de Engenharia

Fernando Rui de Castro Guimarães Pinto

Desenvolvimento de um Filtro Ativo Paralelo
com CSI e Controlo de Corrente no
Barramento CC

Desenvolvimento de um Filtro Ativo Paralelo com
CSI e Controlo de Corrente no Barramento CC

Fernando Rui de Castro Guimarães Pinto

UMinho | 2013

dezembro de 2013



Universidade do Minho
Escola de Engenharia

Fernando Rui de Castro Guimarães Pinto

Desenvolvimento de um Filtro Ativo Paralelo
com CSI e Controlo de Corrente no
Barramento CC

Tese de Mestrado
Ciclo de Estudos Integrados Conducentes ao Grau de
Mestre em Engenharia Eletrónica Industrial e Computadores

Trabalho efetuado sob a orientação do
Professor Doutor João Luiz Afonso

DECLARAÇÃO

Fernando Rui de Castro Guimarães Pinto

Endereço eletrónico: a55720@alunos.uminho.pt Telefone:917901809

Número do Bilhete de Identidade: 13765626

Título da Dissertação:

Desenvolvimento de um Filtro Ativo Paralelo com CSI e Controlo de Corrente no Barramento CC

Orientador:

Doutor João Luiz Afonso

Ano de conclusão: 2013

Dissertação submetida na Universidade do Minho para a obtenção do grau de
Mestre em Engenharia Eletrónica e de Computadores

É AUTORIZADA A REPRODUÇÃO INTEGRAL DESTA DISSERTAÇÃO APENAS PARA
EFEITOS DE INVESTIGAÇÃO, MEDIANTE DECLARAÇÃO ESCRITA DO
INTERESSADO, QUE A TAL SE COMPROMETE;

Universidade do Minho, ___/___/_____

Assinatura: _____

À minha família, por me terem apoiado sempre na minha vida e pelo amor incondicional que me demonstram.

Agradecimentos

Todo o trabalho realizado no decorrer desta Dissertação não teria sido possível sem o apoio de várias pessoas, amigos, família e colegas, a quem ofereço os meus maiores agradecimentos.

Ao meu orientador Doutor João Luiz Afonso, pelo apoio, dedicação e disponibilidade e exigência demonstradas.

Aos investigadores do Grupo de Eletrónica de Potência e Energia da Universidade do Minho (GEPE-UM), com especial atenção ao Bruno Exposto, ao Delfim Pedrosa, ao Rui Moreira e ao Gabriel Pinto pelo apoio, compreensão e conselhos oferecidos ao longo desta Dissertação.

Aos meus colegas e amigos: Bruno Silva, Bruno Duarte, Hugo Peixoto, Jorge Carvalho, Paulo Mota, Raul Almeida, Ricardo Vasco, Simão Almeida e Tiago Rodrigues, por toda a ajuda, incentivo e disponibilidade que demonstraram e pela criação de um ótimo ambiente de trabalho.

Aos técnicos das oficinas do Departamento de Eletrónica Industrial: Ângela Macedo, Carlos Torres e Joel Almeida, por todo o apoio e disponibilidade.

À Bekas por todo o apoio, carinho e paciência demonstrados em todos os momentos deste trabalho e por acreditar sempre em mim.

À minha família por todo o apoio e compreensão que demonstraram.

A todas as outras pessoas que não foram aqui referidas, e que também me ajudaram e representam muito para mim.

Resumo

A Qualidade de Energia Elétrica é um assunto cada vez mais importante devido ao crescente número de problemas e custos relacionados com a diminuição dos níveis de Qualidade de Energia Elétrica. Para compensar os atuais problemas de Qualidade de Energia Elétrica foram desenvolvidos os filtros ativos de potência, que possuem uma resposta temporal rápida, sendo capazes de se adaptar dinamicamente às condições do sistema que estão a compensar.

Nesta Dissertação de Mestrado são apresentadas as principais topologias de filtros ativos de potência, sendo que a utilizada foi o Filtro Ativo Paralelo. Esta é considerada uma das mais importantes, por ser capaz de efetuar compensações a nível das correntes. Para a implementação deste filtro ativo de potência foi necessário definir o tipo de inversor, a teoria de controlo e a técnica de modulação a serem utilizadas. Tendo isto em conta, foi efetuado o levantamento do estado da arte relativo aos inversores utilizados em filtros ativos de potência, assim como das principais teorias de controlo e técnicas de modulação aplicáveis no âmbito desta Dissertação. Após isto, foi selecionado o Inversor Tipo Fonte de Corrente (*Current-Source Inverter - CSI*). A teoria de controlo e a técnica de modulação escolhidas foram, respetivamente, a Teoria $p-q$ e a Modulação Vetorial (*Space Vector Modulation - SVM*).

O sistema de controlo e os circuitos de potência foram simulados no software *PSIM* para que seja possível validar a sua correta implementação e funcionamento. Uma vez obtida essa validação, os circuitos e sistemas de controlo foram implementados em laboratório, para verificar o seu funcionamento.

Finalmente, é de referir que com esta Dissertação pretende-se contribuir para a investigação da utilização de Inversores Tipo Fonte de Corrente em Filtros Ativos Paralelos.

Palavras-Chave: Qualidade de Energia Elétrica, Filtros Ativos de Potência, Filtro Ativo Paralelo, Inversor Tipo Fonte de Corrente, CSI, Teoria $p-q$, Modulação Vetorial, SVM.

Abstract

Power Quality is a subject with ever increasing importance due to the rising numbers of problems and costs related with the reduction of the Power Quality levels. To compensate the Power Quality problems were developed active power filters that have a quick time response, and that are capable of adapting to the conditions of the system they are compensating.

In this Master Thesis are presented the main topologies of active power filters, with the Shunt Active Power Filter being implemented. This topology is considered to be one of the most important active power filter topologies, because it is capable of performing current compensation. For the implementation of this active power filter, it was necessary to define the type of inverter, the control strategy and the modulation technique to be used. Regarding this, a research of the state of the art of inverters, control strategies and modulation techniques used in Shunt Active Filters was performed. After this, the Current-Source Inverter (CSI) was selected. The control strategy and the modulation technique implemented were the $p-q$ Theory and the Space Vector Modulation (SVM), respectively.

The control and power circuits were simulated using the software *PSIM*, so that their operation could be validated. Once this validation was obtained, these systems were implemented in laboratory, to assess their operation capabilities.

Finally, it must be said that with this work it is intended to contribute to the research of the use of Current Source Inverters in Shunt Active Power Filters.

Keywords: Power Quality, Active Power Filters, Shunt Active Power Filter, Current-Source Inverter - CSI, $p-q$ Theory, Space Vector Modulation - SVM.

Índice

Agradecimentos	v
Resumo	vii
Abstract	ix
Lista de Figuras	xiii
Lista de Tabelas	xix
Lista de Siglas e Acrónimos	xxi
Nomenclatura	xxiii
CAPÍTULO 1 Introdução	1
1.1. Compensação de Sistemas Elétricos	1
1.2. Principais Topologias de Filtros Ativos de Potência	3
1.2.1. Filtro Ativo Paralelo (FAP)	3
1.2.2. Filtro Ativo Série.....	5
1.2.3. Filtro Híbrido.....	6
1.2.4. Condicionador Unificado de Qualidade de Energia.....	6
1.3. Enquadramento	7
1.4. Motivações	8
1.5. Objetivos.....	9
1.6. Organização da Dissertação	10
CAPÍTULO 2 Estado da Arte dos Inversores Tipo Fonte de Corrente	11
2.1. Introdução	11
2.2. Topologias de Inversores Tipo Fonte de Corrente	12
2.2.1. Inversores Tipo Fonte de Corrente de Dois Níveis	13
2.2.2. Inversores Tipo Fonte de Corrente Multinível.....	17
2.3. Teorias de Controlo Aplicáveis a Filtros Ativos Paralelos com Inversor Tipo Fonte de Corrente	18
2.3.1. Teoria $p-q$	19
2.3.2. Método FBD.....	24
2.4. Técnicas de Modulação Aplicáveis a Filtros Ativos Paralelos com Inversor Tipo Fonte de Corrente	29
2.4.1. Modulação Vetorial	30
2.4.2. <i>Carrier-Based</i> PWM Aplicáveis a Inversores Tipo Fonte de Corrente	32
2.4.3. <i>Periodic Sampling</i>	35
2.5. <i>Phase-Locked Loop</i> (PLL)	37
2.6. Conclusão.....	40
CAPÍTULO 3 Simulações do Filtro Ativo Paralelo e do Sistema de Controlo	43
3.1. Introdução	43
3.2. Simulações da PLL - <i>Phase-Locked Loop</i>	43
3.2.1. Simulação da PLL com Tensões da Rede Elétrica Ideais	44
3.2.2. Simulação da PLL com Tensões da Rede Elétrica Não-Ideais	45
3.3. Simulações do Algoritmo Baseado na Teoria $p-q$	47
3.3.1. Simulação do Algoritmo Baseado na Teoria $p-q$: Cálculo das Correntes de Referência de Compensação para uma Carga Trifásica RL (Carga Linear).....	47
3.3.2. Simulação do Algoritmo Baseado na Teoria $p-q$: Cálculo das Correntes de Referência de Compensação para um Retificador Trifásico com Carga RL (Carga Não Linear)	49
3.4. Simulações da Modulação Vetorial	51
3.4.1. Simulação da Modulação Vetorial para Sinais de Referência Sinusoidais, Desfasados de 120°	51
3.4.2. Simulação da Modulação Vetorial para Sinais de Referência com Harmónicas	58
3.4.3. Simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a Compensar uma Carga RL Trifásica (Carga Linear).....	63

3.4.4.	Simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a Compensar um Retificador Trifásico com Carga RL (Carga Não Linear)	67
3.4.5.	Simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (Incluindo o Controlo de Corrente do Barramento CC) a Compensar uma Carga RL Trifásica (Carga Linear)	70
3.4.6.	Simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (Incluindo o Controlo de Corrente do Barramento CC) a Compensar um Retificador Trifásico com Carga RL (Carga Não Linear).....	76
3.5.	Conclusões	80
CAPÍTULO 4 Desenvolvimento do Sistema de Controlo e do Hardware de Potência		81
4.1.	Introdução	81
4.2.	Desenvolvimento do Sistema de Controlo	81
4.2.1.	Placa de Adaptação de DSP	81
4.2.2.	Placa de Sensor de Tensão	83
4.2.3.	Placa de Sensor de Corrente.....	84
4.2.4.	Placa de Condicionamento de Sinal	85
4.2.5.	Placa de Comando.....	86
4.2.6.	Placa de DAC.....	87
4.2.7.	Placa de Atuação de IGBT	88
4.2.8.	Placa de <i>Input/Output</i>	89
4.2.9.	Caixa de Controlo	90
4.2.10.	Integração do Sistema de Controlo	91
4.2.11.	Implementação do Algoritmo de Controlo.....	92
4.3.	Desenvolvimento do Hardware de Potência.....	99
4.3.1.	Placa de <i>Gate Driver</i> com Isolamento de 3 kV	100
4.3.2.	Placa do Inversor Tipo Fonte de Corrente.....	101
4.3.3.	Placa de Relés	105
4.3.4.	Integração do Sistema de Potência.....	105
4.4.	Conclusões	108
CAPÍTULO 5 Resultados Experimentais		111
5.1.	Introdução	111
5.2.	Resultados Experimentais da PLL - <i>Phase-Locked Loop</i>	111
5.3.	Resultados Experimentais da Modulação Vetorial.....	113
5.4.	Resultados Experimentais do Braço Auxiliar de Proteção	120
5.5.	Conclusões	121
CAPÍTULO 6 Conclusão.....		123
6.1.	Conclusão.....	123
6.2.	Sugestões de Trabalhos Futuros	124
Referências.....		127

Lista de Figuras

Figura 1.1 – Diagrama simplificado de um Filtro Ativo Paralelo.....	4
Figura 1.2 - Diagrama simplificado de um Filtro Ativo Série.	5
Figura 1.3 - Diagrama simplificado de um Filtro Ativo Híbrido Série.	6
Figura 1.4 - Diagrama simplificado de um Condicionador Unificado de Qualidade de Energia.....	7
Figura 2.1 - Circuito elétrico de um: (a) Inversor Tipo Fonte de Tensão; (b) Inversor Tipo Fonte de Corrente.	12
Figura 2.2 - Configurações de Inversores Tipo Fonte de Corrente: (a) Monofásico, ou a dois fios (<i>Two Wire</i>) [36]; (b) Trifásico, ou a três fios (<i>Three Wire</i>) [37]; (c) Trifásico, ou a quatro fios (<i>Four Wire</i>) [22].	13
Figura 2.3 – IGBT com diodo em antiparalelo para utilização em Inversores Tipo Fonte de Tensão: (a) Esquema elétrico; (b) Foto do componente (<i>Semikron</i> – Ref.: SKM400GA12V) [38].	14
Figura 2.4 - Módulo de IGBT de Inversores Tipo Fonte de Tensão adaptado para Inversores Tipo Fonte de Corrente.	15
Figura 2.5 - Módulo desenvolvido pela <i>Fuji Electric</i> , que incorpora, entre outros componentes, dois RB-IGBTs em antiparalelo: (a) Esquema Equivalente; (b) Imagem do componente (<i>Fuji Electric</i> - modelo <i>4MBI300VG-120R-50</i>).	15
Figura 2.6 - Inversor Tipo Fonte de Corrente com circuito de <i>Overvoltage Clamping</i>	16
Figura 2.7 – Braço auxiliar de proteção.	16
Figura 2.8 - Topologia de uma Inversor Tipo Fonte de Corrente Multinível Modular [42].	17
Figura 2.9 - Inversor Tipo Fonte de Corrente de 5 Níveis Paralelo [40].	18
Figura 2.10 - Separação da corrente de um condutor nas componentes do método FBD.	25
Figura 2.11 - Espaço Vetorial de um Inversor Tipo Fonte de Corrente.	31
Figura 2.12 - Gerador de sinais de comando de Inversor Tipo Fonte de Tensão adaptado para Inversor Tipo Fonte de Corrente [2].	33
Figura 2.13 - Circuito gerador dos sinais de comando da técnica de modulação <i>Periodic Sampling</i>	35
Figura 2.14 - Circuito gerador dos sinais de comando da técnica de modulação <i>Periodic Sampling</i> para um Inversor Tipo Fonte de Corrente com 3 braços [53].	36
Figura 2.15 - Diagrama de blocos simplificado de uma PLL monofásica.	37
Figura 2.16 - Diagrama de blocos da PLL implementada.	39
Figura 3.1 - Circuito utilizado nas simulações da PLL com tensões simples da rede elétrica ideais.	44
Figura 3.2 – Resultados de simulação da PLL com condições ideais da rede elétrica: (a) ωt ; (b) Tensões simples da rede elétrica e tensões geradas pela PLL.	45
Figura 3.3 - Circuito utilizado nas simulações da PLL com tensões da rede elétrica não-ideais.	46
Figura 3.4 - Resultados de simulação da PLL com condições não-ideais da rede elétrica: (a) ωt ; (b) Tensões simples da rede elétrica e tensões geradas pela PLL.	46
Figura 3.5 - Circuito utilizado na simulação da Teoria $p-q$: cálculo das correntes de referência de compensação para uma carga trifásica RL (carga linear).	48
Figura 3.6 - Formas de onda da tensão e da corrente da fase a das simulações do algoritmo baseado na Teoria $p-q$ para uma carga trifásica RL (carga linear).	48

Figura 3.7 - Formas de onda da corrente e da tensão da fase <i>a</i> , após a compensação da carga trifásica RL (carga linear).	49
Figura 3.8 - Circuito utilizado na simulação do algoritmo baseado na Teoria <i>p-q</i> : cálculo das correntes de referência de compensação para um retificador trifásico com carga RL (carga não linear).	49
Figura 3.9 - Formas de onda: (a) Correntes da fonte; (b) Corrente consumida pela carga do retificador trifásico.	50
Figura 3.10 - Formas de onda da corrente e da tensão da fase <i>a</i> , após a compensação de um retificador trifásico com carga RL (carga não linear).	51
Figura 3.11 - Circuito utilizado na simulação de geração de ondas sinusoidais, utilizando a Modulação Vetorial.....	52
Figura 3.12 – Formas de onda: (a) Referência e corrente de saída do inversor da fase <i>a</i> ; (b) Referência e corrente de saída do inversor da fase <i>b</i> ; (c) Referência e corrente de saída do inversor da fase <i>c</i>	54
Figura 3.13 – Formas de onda de variáveis da simulação da Modulação Vetorial para sinais de referência sinusoidais: (a) <i>teta</i> ; (b) <i>setor</i>	55
Figura 3.14 – Formas de onda da simulação da Modulação Vetorial para sinais de referência sinusoidais: (a) <i>t1</i> ; (b) <i>t2</i> ; (c) <i>t0</i>	57
Figura 3.15 - Formas de onda da simulação da Modulação Vetorial para sinais de referência sinusoidais: (a) <i>steps_t1_int</i> ; (b) <i>steps_t2_int</i> ; (c) <i>steps_t0_int</i>	57
Figura 3.16 - Formas de onda da simulação da Modulação Vetorial para sinais de referência sinusoidais: (a) Soma das variáveis <i>t1</i> , <i>t2</i> e <i>t0</i> ; (b) Soma das variáveis <i>steps_t1_int</i> , <i>steps_t2_int</i> e <i>steps_t0_int</i>	58
Figura 3.17 – Circuito utilizado nas simulações da Modulação Vetorial para sinais de referência com harmónicas.	59
Figura 3.18 – Formas de onda da simulação da Modulação Vetorial para sinais de referência com harmónicas: (a) Sinal de referência e corrente de saída da fase <i>a</i> ; (b) Sinal de referência e corrente de saída da fase <i>b</i> ; (c) Sinal de referência e corrente de saída da fase <i>c</i>	60
Figura 3.19 – Formas de onda da simulação da Modulação Vetorial para sinais de referência com harmónicas: (a) <i>teta</i> ; (b) <i>setor</i>	60
Figura 3.20 - Formas de onda da simulação da Modulação Vetorial para sinais de referência com harmónicas: (a) <i>t1</i> ; (b) <i>t2</i> ; (c) <i>t0</i>	61
Figura 3.21 – Formas de onda da simulação da Modulação Vetorial para sinais de referência com harmónicas: (a) <i>steps_t1_int</i> ; (b) <i>steps_t2_int</i> ; (c) <i>steps_t0_int</i>	62
Figura 3.22 - Formas de onda da simulação da Modulação Vetorial para sinais de referência com harmónicas: (a) Soma das variáveis <i>t1</i> , <i>t2</i> e <i>t0</i> ; (b) Soma das variáveis <i>steps_t1_int</i> , <i>steps_t2_int</i> e <i>steps_t0_int</i>	62
Figura 3.23 – Circuito utilizado na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar uma carga RL trifásica (carga linear).	64
Figura 3.24 – Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar uma carga RL trifásica (carga linear): (a) Correntes da rede elétrica; (b) Corrente e tensão da fase <i>a</i>	64
Figura 3.25 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar uma carga RL trifásica (carga linear): correntes de referência de compensação nas componentes <i>a-b-c</i>	65

Figura 3.26 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar uma carga RL trifásica (carga linear): (a) Corrente de referência de compensação e corrente sintetizada da fase <i>a</i> ; (b) Corrente de referência de compensação e corrente sintetizada da fase <i>b</i> ; (c) Corrente de referência de compensação e corrente sintetizada da fase <i>c</i>	65
Figura 3.27 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar uma carga RL trifásica (carga linear): (a) Tensão e corrente da fase <i>a</i> após a compensação; (b) Tensão e corrente da fase <i>b</i> após a compensação; (c) Tensão e corrente da fase <i>c</i> após a compensação.....	66
Figura 3.28 - Circuito utilizado na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar um retificador trifásico com carga RL (carga não linear).	67
Figura 3.29 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente da Modulação Vetorial a compensar um retificador trifásico com carga RL (carga não linear): (a) Correntes da rede elétrica; (b) Corrente e tensão da fase <i>a</i>	68
Figura 3.30 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar um retificador trifásico com carga RL (carga não linear): (a) Corrente de referência de compensação da fase <i>a</i> ; (b) Corrente de referência de compensação da fase <i>b</i> ; (c) Corrente de referência de compensação da fase <i>c</i>	68
Figura 3.31 – Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar um retificador trifásico com carga RL (carga não linear): (a) Corrente de referência de compensação e corrente sintetizada da fase <i>a</i> ; (b) Corrente de referência de compensação e corrente sintetizada da fase <i>b</i> ; (c) Corrente de referência de compensação e corrente sintetizada da fase <i>c</i>	69
Figura 3.32 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar um retificador trifásico com carga RL (carga não linear): (a) Tensão e corrente da fase <i>a</i> após a compensação; (b) Tensão e corrente da fase <i>b</i> após a compensação; (c) Tensão e corrente da fase <i>c</i> após a compensação.	70
Figura 3.33 - Circuito utilizado na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica com (carga linear).	72
Figura 3.34 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica (carga linear): (a) Correntes da rede elétrica; (b) Corrente e tensão da fase <i>a</i>	72
Figura 3.35 – Corrente do barramento CC na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica (carga linear).....	73
Figura 3.36 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica (carga linear): correntes de referência de compensação nas componentes <i>a-b-c</i>	73
Figura 3.37 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica (carga linear): (a) Corrente de referência de compensação e corrente sintetizada da fase <i>a</i> ; (b) Corrente de referência de compensação e corrente sintetizada da fase <i>b</i> ; (c) Corrente de referência de compensação e corrente sintetizada da fase <i>c</i>	74
Figura 3.38 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica (carga linear): (a) Tensão e corrente da fase <i>a</i> ; (b) Tensão e corrente da fase <i>b</i> ; (c) Tensão e corrente da fase <i>c</i>	75

Figura 3.39 - Circuito utilizado na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear).....	76
Figura 3.40 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear): (a) Correntes da rede elétrica; (b) Corrente e tensão da fase <i>a</i>	77
Figura 3.41 - Corrente do barramento CC na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear).	77
Figura 3.42 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear): correntes de referência de compensação nas componentes <i>a-b-c</i>	78
Figura 3.43 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear): (a) Corrente de referência de compensação e corrente sintetizada da fase <i>a</i> ; (b) Corrente de referência de compensação e corrente sintetizada da fase <i>b</i> ; (c) Corrente de referência de compensação e corrente sintetizada da fase <i>c</i>	78
Figura 3.44 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear): (a) Tensão e corrente da fase <i>a</i> ; (b) Tensão e corrente da fase <i>b</i> ; (c) Tensão e corrente da fase <i>c</i>	79
Figura 4.1 – DSP <i>TMS320F28335</i> da <i>Texas Instruments</i>	81
Figura 4.2 – Placa de adaptação de DSP.	82
Figura 4.3 – Placa de sensor de tensão LV 25-P.	83
Figura 4.4 – Placa de sensor de corrente LA 100-P.	84
Figura 4.5 –Placa de condicionamento de sinal.	85
Figura 4.6 – Placa de comando.	87
Figura 4.7 – Placa de DAC.	87
Figura 4.8 – Placa de atuação de IGBT do braço auxiliar.	88
Figura 4.9 – Placa de <i>Input/Output</i>	89
Figura 4.10 – Caixa de controlo.	90
Figura 4.11 – <i>Rack</i> utilizada para integrar o sistema de controlo.	91
Figura 4.12 – Face frontal da <i>rack</i> utilizada para integrar o sistema de controlo.	92
Figura 4.13 - Face traseira da <i>rack</i> utilizada para integrar o sistema de controlo.	92
Figura 4.14 – Fluxograma do algoritmo de controlo implementado.	93
Figura 4.15 - Fluxograma simplificado da implementação da Modulação Vetorial.	93
Figura 4.16 – Fluxograma do processo “Calcular o módulo e o ângulo de I_{ref} ” da Modulação Vetorial.	94
Figura 4.17 – Fluxograma do processo “Calcular o ângulo de I_{ref} ”.	95
Figura 4.18 – Fluxograma do processo “Converter o ângulo de $[-\pi/2; \pi/2]$ para $[-\pi; \pi]$ ” da Modulação Vetorial.	95

Figura 4.19 – Fluxograma do processo “Determinar o setor, os vetores ativos e o vetor não-ativo” da Modulação Vetorial.....	96
Figura 4.20 – Espaço vetorial da Modulação Vetorial com divisões em radianos.....	96
Figura 4.21 – Fluxograma do bloco de processo “Implementar os tempos de cada vetor numa interrupção” da Modulação Vetorial.....	98
Figura 4.22 - Circuito do hardware de potência.....	99
Figura 4.23 – Placa de <i>gate driver</i> com isolamento de 3 kV.	100
Figura 4.24 - Esquemático do Inversor Tipo Fonte de Corrente desenhado no software <i>PADS Logic</i>	102
Figura 4.25 – Resistências de <i>gate</i> e circuito de proteção de <i>gate</i> desenhados no software <i>PADS Logic</i>	103
Figura 4.26 – <i>Layout</i> da placa de Inversor Tipo Fonte de Corrente desenhada no software <i>PADS Layout</i>	104
Figura 4.27 – Placa de Inversor Tipo Fonte de Corrente.	104
Figura 4.28 – Placa de relés.	105
Figura 4.29 – Montagem da placa de Inversor Tipo Fonte de Corrente e das placas de <i>gate driver</i> no dissipador.....	106
Figura 4.30 – Vista de topo da montagem da placa de Inversor Tipo Fonte de Corrente e das placas de <i>gate driver</i> no dissipador.....	107
Figura 4.31 – Bobina do barramento CC.	107
Figura 4.32 – Bobina utilizada nos filtros passivos.	108
Figura 5.1 – Resultados experimentais da PLL: (a) Tensão da fase <i>a</i> da rede elétrica e respetiva onda da PLL; (b) Tensão da fase <i>b</i> da rede elétrica e respetiva onda da PLL; (c) Tensão da fase <i>c</i> da rede elétrica e respetiva onda da PLL.	112
Figura 5.2 - Resultados experimentais da PLL: Tensão da fase <i>a</i> e respetiva onda gerada pela PLL.	112
Figura 5.3 – Circuito utilizado nos testes práticos da Modulação Vetorial.....	113
Figura 5.4 - Resultados experimentais da Modulação Vetorial: (a) <i>teta</i> ; (b) <i>setor</i>	114
Figura 5.5 - Resultados experimentais da Modulação Vetorial: (a) <i>t1</i> ; (b) <i>t2</i> ; (c) <i>t0</i>	115
Figura 5.6 - Resultados experimentais da Modulação Vetorial: Formas de onda das tensões de <i>gate</i> <i>S1</i> , <i>S3</i> e <i>S5</i> para verificação do tempo de sobreposição (<i>overlap time</i>).	116
Figura 5.7 - Resultados experimentais da Modulação Vetorial: Formas de onda das tensões de <i>gate</i> dos semicondutores <i>S4</i> , <i>S6</i> e <i>S2</i> para verificação do tempo de sobreposição (<i>overlap time</i>).....	116
Figura 5.8 – Resultados experimentais da Modulação Vetorial: (a) Corrente de saída da fase <i>a</i> do inversor; (b) Corrente de saída da fase <i>b</i> do inversor; (c) Corrente de saída da fase <i>c</i> do inversor.	117
Figura 5.9 – Diagrama do circuito utilizado para gerar as correntes de carga necessárias para a Teoria <i>p-q</i>	118
Figura 5.10 – Resultados experimentais: (a) Corrente de referência de compensação da fase <i>a</i> ; (b) Corrente de referência de compensação da fase <i>b</i> ; (c) Corrente de referência de compensação da fase <i>c</i>	119
Figura 5.11 – Resultados experimentais da Modulação Vetorial com referências provenientes do algoritmo baseado na Teoria <i>p-q</i> : (a) Corrente de saída da fase <i>a</i> ; (b) Corrente de saída da fase <i>b</i> ; (c) Corrente de saída da fase <i>c</i>	119

Figura 5.12 - Resultados experimentais: Sinal de comando do IGBT do braço auxiliar e tensão aos terminais do barramento CC. 121

Lista de Tabelas

Tabela 2.1 - Simetrias da potência real instantânea e respetivas condições.....	24
Tabela 2.2 - Vetores e respetivas combinações dos semicondutores da Modulação Vetorial de um Inversor Tipo Fonte de Corrente.....	30

Lista de Siglas e Acrónimos

CA	Corrente Alternada
CC	Corrente Contínua
CSI	<i>Current-Source Inverter</i>
DSP	<i>Digital Signal Processor</i>
FA	Filtro Ativo de Potência
FAP	Filtro Ativo Paralelo
FAS	Filtro Ativo Série
FBD	<i>Fryze-Buchholz-Depenbrock</i>
FPGA	<i>Field Programmable Gate Array</i>
FPU	<i>Floating-Point Unit</i>
GEPE-UM	Grupo de Eletrónica de Potência e Energia da Universidade do Minho
GPIO	<i>General Purpose Input/Output</i>
IEC	<i>International Electrotechnical Commission</i>
IEEE	<i>Institute of Electrical and Electronics Engineers</i>
IGBT	<i>Insulated Gate Bipolar Transistor</i>
MV	Modulação Vetorial
PI	Proporcional-Integral
PLL	<i>Phase-Locked Loop</i>
PQ	<i>Power Quality</i>
PWM	<i>Pulse-Width Modulation</i>
QEE	Qualidade de Energia Elétrica
RB-IGBT	<i>Reverse-Blocking Insulated Gate Bipolar Transistor</i>
SMES	<i>Superconducting Magnetic Energy Storage</i>
SPI	<i>Serial Peripheral Interface</i>
SPWM	<i>Sinusoidal Pulse-Width Modulation</i>
SVM	<i>Space Vector Modulation</i>

THD	<i>Total Harmonic Distortion</i>
UPQC	<i>Unified Power Quality Conditioner</i>
UPS	<i>Uninterruptible Power Supply</i>
VSI	<i>Voltage-Source Inverter</i>

Nomenclatura

Símbolo	Significado	Unidade
v_a, v_b, v_c	Tensões simples instantâneas no sistema de coordenadas $a-b-c$	V
v_{ab}, v_{bc}, v_{ca}	Tensões compostas instantâneas no sistema de coordenadas $a-b-c$	V
i_a, i_b, i_c	Correntes instantâneas no sistema de coordenadas $a-b-c$	A
v_α, v_β, v_0	Tensões instantâneas no sistema de coordenadas $\alpha-\beta-0$	V
i_α, i_β, i_0	Correntes instantâneas no sistema de coordenadas $\alpha-\beta-0$	A
v_s, v_l, v_c	Tensões instantâneas da fonte, da carga e de compensação	V
i_s, i_l, i_c	Correntes instantâneas da fonte, da carga e de compensação	A
i_h	Corrente instantânea de uma determinada harmónica de ordem h	A
i_{CC}	Corrente do barramento CC	A
v_{CC}	Tensão do barramento CC	V
L_{CC}	Indutância do barramento CC	mH
C_{CC}	Capacidade do barramento CC	mF
p	Potência real instantânea da Teoria $p-q$	VA
q	Potência imaginária instantânea da Teoria $p-q$	VA
p_0	Potência instantânea de sequência zero da Teoria $p-q$	VA
\bar{p}	Valor médio da potência real instantânea da Teoria $p-q$	W
\tilde{p}	Valor alternado da potência real instantânea da Teoria $p-q$	VA
\bar{q}	Valor médio da potência imaginária instantânea da Teoria $p-q$	VA
\tilde{q}	Valor alternado da potência imaginária instantânea da Teoria $p-q$	VA
\bar{p}_0	Valor médio da potência instantânea de sequência zero da Teoria $p-q$	W

\tilde{p}_0	Valor alternado da potência instantânea de sequência zero da Teoria $p-q$	VA
$p_a(t), p_b(t), p_c(t)$	Potências ativas instantâneas das fases $a-b-c$	W
$p_{3\phi}(t)$	Potência ativa trifásica instantânea de um sistema elétrico	W
$p_\alpha(t), p_\beta(t), p_0(t)$	Potências ativas instantâneas de um sistema elétrico nas componentes $\alpha-\beta-0$	W
p^*	Potência real instantânea de referência de compensação da Teoria $p-q$	W
q^*	Potência imaginária instantânea de referência de compensação da Teoria $p-q$	VA
$i_{ca}^*, i_{cb}^*, i_{cc}^*, i_{cn}^*$	Correntes de referência de compensação nas componentes $a-b-c$	A
$i_{c\alpha}^*, i_{c\beta}^*, i_{c0}^*$	Correntes instantâneas de referência de compensação nas componentes $\alpha-\beta-0$	A
v_v	Tensão instantânea num determinado condutor v do método FDB	V
$v_{v\mu}$	Tensão composta instantânea entre os condutores v e μ do método FDB	V
v_{v*}	Tensão composta instantânea relativa a um nó de referência comum (*) do método FBD	V
v_Σ	Magnitude instantânea coletiva das m tensões de um sistema elétrico do método FBD	V
i_v	Corrente instantânea num determinado condutor v do método FDB	A
i_{va}	Corrente ativa instantânea num determinado condutor v do método FBD	A
i_{vn}	Corrente não-ativa instantânea num determinado condutor v do método FBD	A
i_{vp}	Corrente instantânea de potência num determinado condutor v do método FBD	A
i_{vz}	Corrente instantânea sem potência num determinado condutor v do método FBD	A
i_{vv}	Corrente instantânea de variação num determinado condutor v do método FBD	A

i_{Σ}	Magnitude instantânea coletiva das m correntes de um sistema elétrico do método FBD	A
$i_{\Sigma a}$	Magnitude instantânea coletiva das m correntes ativas de um sistema elétrico do método FBD	A
$i_{\Sigma p}$	Magnitude instantânea coletiva das m correntes de potência de um sistema elétrico do método FBD	A
$i_{\Sigma z}$	Magnitude instantânea coletiva das m correntes sem potência de um sistema elétrico do método FBD	A
$i_{\Sigma v}$	Magnitude instantânea coletiva das m correntes de variação de um sistema elétrico do método FBD	A
$p_v(t)$	Potência instantânea do condutor v do método FBD	VA
$p_{va}(t)$	Potência instantânea ativa do condutor v do método FBD	W
$p_{vz}(t)$	Potência instantânea “sem energia” do condutor v do método FBD	VA
$p_{vv}(t)$	Potência instantânea de variação do condutor v do método FBD	VA
$p_{\Sigma}(t)$	Potência instantânea coletiva/total do método FBD	VA
$\overline{p_{\Sigma}(t)}$ ou $P_{\Sigma a}$	Valor médio da potência ativa instantânea coletiva do método FBD	W
$p_{\Sigma a}(t)$	Potência ativa instantânea coletiva	W
$p_{\Sigma v}(t)$	Potência de variação instantânea coletiva	VA
S_{Σ}	Potência aparente total método FBD	VA
$G_p(t)$	Condutância equivalente do método FBD	-
G	Condutância ativa equivalente do método FBD	-
$\Delta G_p(t)$	Condutância de variação equivalente do método FBD	-
I_{α}, I_{β}	Correntes da Modulação Vetorial segundo as componentes α - β	A
Ω	Velocidade angular	rad/s
Θ	Ângulo entre a corrente de referência e o eixo α da Modulação Vetorial	rad

$ \vec{I}_{ref} , I_{ref}$	Módulo do vetor da corrente de referência da Modulação Vetorial	A
$\vec{I}_{ref\alpha}, \vec{I}_{ref\beta}$	Componentes segundo dos eixos α e β da corrente de referência da Modulação Vetorial	A
T_1, T_2, T_z	Período de atuação dos vetores ativos 1, 2 e Zero utilizados num dado setor da Modulação Vetorial	s
T_s	Período de modulação da Modulação Vetorial	s
m_a	Índice de modulação	-
\hat{i}_c	Amplitude do sinal de modulação	A
\hat{i}_Δ	Amplitude da portadora	A
m_f	Frequência normalizada da portadora	-
f_Δ	Frequência da portadora	Hz
f_c	Frequência do sinal de modulação	Hz
f_h	Frequência das harmónicas num caso da <i>Sinusoidal Pulse-Width Modulation</i>	Hz
h_{v_CC}	Ordem das harmónicas de tensão no barramento CC no caso da <i>Sinusoidal Pulse-Width Modulation</i>	Hz
$\hat{i}_{ca1}, \hat{i}_{cb1}, \hat{i}_{cc1}$	Amplitude máxima da componente fundamental das correntes de saída das fases <i>a-b-c</i> na região linear da <i>Carrier-Based Pulse-Width Modulation</i>	A
$v_{a_pll}, v_{b_pll}, v_{c_pll}$	Tensões geradas pela <i>Phase-Locked Loop</i> (PLL)	V
ωt	Ângulo gerado pela <i>Phase-Locked Loop</i> (PLL)	rad
t_1, t_2, t_0	Variáveis correspondentes aos tempos da Modulação Vetorial	s
Ref_a, Ref_b, Ref_c	Sinais de referência para as simulações da Modulação Vetorial	V
$i_{a_inv}, i_{b_inv}, i_{c_inv}$	Correntes instantâneas de saída do inversor	A
$teta$	Variável correspondente ao ângulo θ da Modulação Vetorial	rad

CAPÍTULO 1

Introdução

1.1. Compensação de Sistemas Elétricos

A Qualidade de Energia Elétrica (QEE) é atualmente alvo de muita atenção por parte de produtores, distribuidores e consumidores de energia elétrica, bem como de fabricantes de equipamentos elétricos [1]. O termo “Qualidade de Energia Elétrica”, ou “*Power Quality* (PQ)”, tem várias outras denominações e vários significados atribuídos por diferentes entidades (*IEEE*, *IEC*, entre outros) [2], contudo, refere-se essencialmente a tudo o que afeta a tensão, corrente ou frequência da energia elétrica que é fornecida aos consumidores.

Apesar de a Qualidade de Energia Elétrica não ser um assunto exclusivamente atual, está hoje em dia sob maior atenção. Isto deve-se ao facto de existir uma crescente presença de problemas de QEE, e às consequências indesejadas que estes apresentam [3]. A título de exemplo, os problemas de Qualidade de Energia Elétrica podem levar à redução da vida útil e do desempenho de vários equipamentos elétricos, o que é agravado pelo facto de existirem cada vez mais cargas sensíveis, que operam com níveis de tensão baixos [4].

Devido à evolução da tecnologia na área dos semicondutores, foram possíveis avanços incríveis a nível do seu tamanho, peso, custo e eficiência, razões pelas quais os equipamentos de eletrónica de potência são tão utilizados na atualidade [5]. Todavia, existem desvantagens associadas à utilização de equipamentos de eletrónica de potência, visto que estes podem comportar-se como cargas não-lineares. Este tipo de cargas tem efeitos nocivos que se propagam tanto para jusante como para montante destas [1], visto que quando são alimentados com tensões sinusoidais consomem correntes não-sinusoidais, i.e., com harmónicas. As harmónicas de corrente são correntes de frequência múltipla (por um valor inteiro, utilizado para categorizar a ordem da harmónica, i.e., se o valor de multiplicação for três, a harmónica é de terceira ordem) da componente fundamental (50 Hz, em Portugal). Estas tendem a ter amplitudes inversamente proporcionais à ordem da harmónica, ou seja, quanto maior a ordem da harmónica, menor a sua amplitude. Cada uma dessas correntes causa uma

queda de tensão na sua respetiva frequência quando percorre uma impedância. Assim, quando uma corrente distorcida percorrer a impedância inerente às linhas de transmissão de energia criará uma queda de tensão distorcida nessa impedância, e fará com que a tensão de alimentação na carga fique distorcida. Isto implica que, quer a carga ligada a esse ponto seja linear ou não-linear, não irá consumir corrente sinusoidal [4]. O consumo de corrente não-sinusoidal causa vários problemas [4, 6], como por exemplo, o aumento de perdas, o sobreaquecimento e a redução da vida útil de equipamento elétricos (tais como transformadores de distribuição que podem ter a sua vida útil reduzida em 50% apenas devido ao sobreaquecimento [7]). Deste modo, é possível verificar o impacto negativo que as cargas não-lineares têm na Qualidade de Energia Elétrica e nos equipamentos elétricos.

Devido à abundância de equipamentos de eletrónica de potência, tanto no ambiente industrial como no doméstico [7], os impactos negativos associados às cargas não-lineares são cada vez mais presentes e têm custos cada vez mais elevados [8, 9].

Para efetuar as compensações de vários sistemas elétricos, principalmente a nível de harmónicas de corrente e de potência reativa, têm sido utilizados preferencialmente filtros passivos LC série [10, 11]. Estes filtros, também denominados de filtros passivos sintonizados, são compostos por uma bobina em série com um condensador, que são dimensionados de tal forma a que providenciem um caminho de baixa impedância para uma determinada harmónica de corrente, ou seja, são sintonizados para uma determinada harmónica. Como principais vantagens, estes compensadores convencionais têm um custo reduzido, são simples, relativamente fiáveis, e não necessitam de controlo complexo [12]. Contudo, possuem as seguintes limitações principais: (i) são afetados por variações da impedância ou da tensão da fonte de energia elétrica; (ii) podem criar ressonâncias, degradando a Qualidade de Energia Elétrica; (iii) não são adequados para compensação variável [11, 13, 14]. Estas e as restantes desvantagens dos filtros passivos, partilhadas também por outros compensadores convencionais, tornam-nos soluções inadequadas para certas cargas, principalmente cargas que necessitem de compensação dinâmica [15].

Devido às limitações dos compensadores convencionais e à necessidade de compensar os problemas de Qualidade de Energia Elétrica [11], surgiram os filtros ativos de potência, mais adequados para sistemas de baixa potência [16]. Os filtros ativos de potência surgem como uma das melhores formas de compensar os principais problemas de Qualidade de Energia Elétrica [15, 17], com uma rápida resposta temporal, e capazes de superar as principais limitações dos compensadores

convencionais [10, 12]. Devido aos avanços na área dos semicondutores e da microeletrónica (microprocessadores, sensores, entre outros) [11, 18], os filtros ativos de potência ficaram disponíveis a custos mais razoáveis e com potencialidades superiores (maiores potências, controlos mais complexos, entre outros) [11]. Dependendo da topologia de filtro ativo de potência, é possível compensar problemas nas tensões ou nas correntes de um determinado sistema elétrico, sendo ainda possível compensar simultaneamente problemas nas tensões e correntes.

1.2. Principais Topologias de Filtros Ativos de Potência

Os filtros ativos de potência (FA) são equipamentos de eletrónica de potência capazes de compensar sistemas elétricos, tanto a nível de tensões como de correntes, dependendo do filtro ativo de potência utilizado. Os FA podem ser classificados segundo o tipo de inversor, a topologia e o número de fases. A classificação relativa ao tipo de inversor será abordada no capítulo seguinte de uma forma detalhada, visto ser um aspeto relevante desta Dissertação. Por sua vez, a classificação de filtros ativos de potência relativa ao número de fases consiste em três categorias: (i) monofásico, ou a dois fios; (ii) trifásico sem neutro, ou a três fios; (iii) trifásico com neutro, ou a quatro fios [11]. Finalmente, relativamente à classificação de filtros ativos de potência segundo a sua topologia, existem duas topologias principais: o Filtro Ativo Paralelo (FAP) e o Filtro Ativo Série (FAS) [18, 19]. Através da conjugação de um filtro ativo de potência com filtros passivos, ou da conjugação de dois filtros ativos de potência, surgem duas topologias adicionais. A primeira é designada de Filtro Híbrido, enquanto que a segunda corresponde ao Condicionador Unificado de Qualidade de Energia, também conhecido como *Unified Power Quality Conditioner* (UPQC).

Para além de serem utilizados para melhorar a Qualidade de Energia Elétrica, os filtros ativos de potência podem ainda efetuar a interface entre fontes de energia renováveis e a rede elétrica [20].

De seguida, as topologias de filtros ativos de potência aqui referidas são explicadas mais detalhadamente.

1.2.1. Filtro Ativo Paralelo (FAP)

Um Filtro Ativo Paralelo (FAP) compensa um sistema elétrico a nível das correntes, comportando-se como uma fonte de corrente controlada [21]. Na Figura 1.1 é apresentado o diagrama simplificado de um Filtro Ativo Paralelo.




Figura 1.1 – Diagrama simplificado de um Filtro Ativo Paralelo.

Esta topologia de filtro ativo de potência é capaz de compensar dinamicamente [11, 22]:

- Harmónicas de corrente;
- Desequilíbrios de corrente;
- Fator de potência;
- Corrente no neutro (caso exista neutro acessível).

O princípio de funcionamento de um FAP consiste na injeção de correntes no sistema elétrico que o mesmo está a compensar [11]. O Filtro Ativo Paralelo sintetiza correntes de modo a que, quando adicionadas às correntes da carga, o resultado são correntes sinusoidais, equilibradas e em fase com as respetivas tensões da rede elétrica. Deste modo, as correntes da fonte mantêm as características pretendidas, enquanto que a carga continua a receber as correntes que necessita para operar.

Um FAP pode ainda ser utilizado como uma interface entre a rede elétrica e fontes de energia renováveis, tais como fotovoltaica ou eólica. O FAP recebe a energia proveniente da fonte de energia renovável, e injeta-a na rede elétrica de forma equilibrada. Por outro lado, caso a fonte de energia renovável não forneça energia (por exemplo, devido à ausência de luz solar ou de vento), o Filtro Ativo Paralelo continua a operar corretamente, melhorando a Qualidade de Energia Elétrica do sistema elétrico [20].

Tendo em conta que o Filtro Ativo Paralelo é capaz de eliminar as componentes indesejadas num sistema elétrico com cargas não-lineares, desequilibradas e com fator de potência não unitário (componentes estas que estão na base de muitos problemas de Qualidade de Energia Elétrica), é possível verificar a razão de esta ser uma das mais

importantes configurações de filtros ativos de potência [18], e da sua vasta investigação e utilização [23].

1.2.2. Filtro Ativo Série

Um Filtro Ativo Série (FAS) comporta-se de forma algo semelhante ao Filtro Ativo Paralelo [21, 24], i.e., efetua as compensações a nível das tensões do sistema elétrico e comporta-se como uma fonte de tensão controlada. A Figura 1.2 apresenta o diagrama simplificado de um Filtro Ativo Série.




Figura 1.2 - Diagrama simplificado de um Filtro Ativo Série.

Esta topologia de filtro ativo de potência é capaz de compensar dinamicamente [25]:

- Desequilíbrios de tensão;
- Harmónicas de tensão;
- Perturbações na tensão (*sags*, *swells*, entre outros).

O FAS é conectado entre a fonte de energia elétrica e as cargas que se pretendem proteger contra perturbações nas tensões. A conexão é feita com recurso a um transformador de acoplamento, com cada secundário ligado em série com a respetiva fase [24].

Tal como foi referido anteriormente, o FAS compensa as tensões num determinado sistema elétrico (sendo capaz de reduzir a tensão de sequência negativa [11]), de tal modo que as tensões a jusante do FAS são equilibradas e têm a amplitude pretendida. Assim, é possível compensar problemas presentes nas tensões fornecidas pela rede elétrica, tais como subtensões (*sags*), sobretensões (*swells*), entre outros.

Um Filtro Ativo Série é incapaz de eliminar harmónicas de corrente, sendo normalmente utilizados em conjunto com filtros passivos sintonizados ou com um Filtro Ativo Paralelo para esse efeito [15].

1.2.3. Filtro Híbrido

Um Filtro Híbrido é denominado desta forma pois é constituído por um filtro ativo de potência e por filtros passivos, combinando as vantagens de ambos os tipos de filtros, a fim de melhorar a relação custo/performance [21, 26]. Este tipo de filtros pode ser dividido em duas categorias: Filtro Híbrido Paralelo, que utiliza um Filtro Ativo Paralelo; e Filtro Híbrido Série, que incluem um Filtro Ativo Série [27].

Uma topologia bastante interessante e utilizada é a Filtro Híbrido Série, composto por um Filtro Ativo Série e por filtros passivos sintonizados LC [11, 28]. O diagrama simplificado desta topologia é apresentado na Figura 1.3. O FAS é responsável por compensar as tensões do sistema, tendo uma classificação de potência reduzida (geralmente até 5% da classificação da carga [11, 28]). Por sua vez, os filtros passivos sintonizados LC são responsáveis pela eliminação de harmónicas de corrente.




Figura 1.3 - Diagrama simplificado de um Filtro Ativo Híbrido Série.

Esta topologia é recomendada para compensações das tensões da rede elétrica em baixa potência, a nível de desequilíbrios e subtensões, sendo mais atrativa economicamente do que uma UPS (*Uninterruptible Power Supply*) [15].

1.2.4. Condicionador Unificado de Qualidade de Energia

Um Condicionador Unificado de Qualidade de Energia (*Unified Power Quality Conditioner* – UPQC) é a combinação de um Filtro Ativo Paralelo com um Filtro Ativo Série. Na Figura 1.4 é apresentado o diagrama simplificado desta topologia, onde se pode verificar que o elemento armazenador de energia é partilhado por ambos os inversores dos filtros ativos de potência.




Figura 1.4 - Diagrama simplificado de um Condicionador Unificado de Qualidade de Energia.

Um UPQC é capaz de compensar problemas de Qualidade de Energia Elétrica que ambos os filtros compensam [11, 17, 29]. Esta configuração, em que o Filtro Ativo Série e o Filtro Ativo Paralelo estão ligados ao mesmo elemento armazenador de energia, ou seja, ligados *back-to-back*, foi designada por *Fujita* e *Akagi* como “*Unified Power Quality Conditioner – UPQC*”, após terem comprovado as suas aplicações práticas num modelo de 20 kVA [29]. Contudo, existem outras designações para esta topologia, tais como “*Series-Parallel Converter*”, “*Universal Active Power Line Conditioner*”, entre outros [29]. É considerado um filtro ativo de potência ideal devido ao facto de conseguir compensar problemas de Qualidade de Energia Elétrica presentes quer na tensão quer na corrente da instalação elétrica em que está incluído, garantindo o fornecimento de energia elétrica com elevados padrões de qualidade [11, 17]. Assim, são indicados para sistemas elétricos com cargas não-lineares ou equipamento crítico, tal como equipamento médico. Contudo, apresentam algumas desvantagens, como custo elevado e complexidade de controlo, devido à elevada quantidade de semicondutores [11].

1.3. Enquadramento

O tema desta Dissertação enquadra-se no âmbito da compensação de problemas de Qualidade de Energia Elétrica, que é atualmente alvo de muita atenção. Com os avanços da tecnologia a nível dos semicondutores, é possível desenvolver equipamentos elétricos mais eficientes, leves e de menores dimensões [5], capazes de efetuar tarefas cada vez mais complexas. Contudo, esses equipamentos tendem a comportar-se como cargas não-lineares, criando problemas de Qualidade de Energia Elétrica também mais complexos, e com custos cada vez mais elevados. Alguns compensadores convencionais de problemas de QEE, tais como os filtros passivos, são inadequados para compensar alguns problemas atuais devido às suas limitações (compensação fixa, possível

propagação de problemas de Qualidade de Energia Elétrica, entre outros) [10, 14, 30]. Assim, surgiu a necessidade de equipamentos capazes de compensar os problemas de QEE atuais de forma satisfatória, dando origem aos filtros ativos de potência [11]. Estes são equipamentos de eletrónica de potência capazes de compensar de forma eficaz e dinâmica [11] problemas verificados nas tensões ou correntes de um dado sistema elétrico. Para além das razões acima referidas, o interesse nos filtros ativos de potência também foi aumentado devido aos avanços na tecnologia dos semicondutores e dos microcontroladores, sensores de efeito Hall, entre outros [11, 18].

Das topologias de filtros ativos de potência existentes, aquela abordada nesta Dissertação, o Filtro Ativo Paralelo (FAP), é considerada uma das mais importantes [18], sendo capaz de compensar desequilíbrios e harmónicas de correntes, fator de potência e corrente no neutro (caso exista neutro) [11, 22].

Um constituinte que é comum a todos os filtros ativos de potência é o inversor, que é responsável por sintetizar as tensões ou correntes necessárias para compensar o sistema elétrico em questão. Associado ao inversor, encontra-se o elemento armazenador de energia, que pode ser um condensador ou uma bobina, caracterizando o inversor como Inversor Tipo Fonte de Tensão (*Voltage-Source Inverter* - VSI) ou Inversor Tipo Fonte de Corrente (*Current-Source Inverter* - CSI), respetivamente [11, 18]. Devido ao custo e peso superiores e à eficiência inferior, o CSI não tem sido tão investigado nem utilizado quanto o VSI [21, 22, 31]. Contudo, o CSI possui vantagens como proteção inerente contra curto-circuito e alta fiabilidade [22], conferindo-lhe uma robustez superior a um VSI, que, tendo em conta o contributo que um filtro ativo de potência tem para a melhoria da Qualidade de Energia Elétrica, é de uma importância significativa.

1.4. Motivações

A crescente demanda mundial de energia elétrica, em conjunto com os inconvenientes resultantes de problemas atuais de QEE, levaram à necessidade de desenvolver equipamentos capazes de manter a Qualidade de Energia Elétrica com padrões elevados. Assim, foram desenvolvidos filtros ativos de potência, equipamentos de eletrónica de potência capazes de compensar sistemas elétricos, tanto a nível de tensões como de correntes, por forma a maximizar e eficiência da utilização da energia elétrica. Das topologias de filtros ativos de potência, o Filtro Ativo Paralelo é uma das configurações mais importantes. Contudo, todas as topologias de filtros ativos de

potência têm sido desenvolvidas em grande parte com recurso a VSIs, sendo que os CSIs são pouco utilizados e pesquisados.

Tendo em conta os factos acima referidos, esta Dissertação tem as seguintes motivações:

- A promoção de níveis elevados de Qualidade de Energia Elétrica, a fim de maximizar a eficiência da utilização de energia elétrica;
- Tendo em conta que a maioria da pesquisa a nível de inversores utilizados em filtros ativos de potência é feita em VSIs, pretende-se contribuir para a pesquisa sobre a utilização de CSIs neste contexto, a fim de aprofundar os conhecimentos sobre as potencialidades e limitações destes;
- Investigar o comportamento de um Filtro Ativo Paralelo com CSI, a operar com Modulação Vetorial, por forma a conhecer melhor o desempenho deste conjunto;
- Comparar os resultados obtidos com filtros ativos de potência que utilizam CSI com os que utilizam VSI.

Por fim, a nível pessoal, pretende-se aumentar os conhecimentos relacionados com filtros ativos de potência e com Qualidade de Energia Elétrica, assim como com todos os passos necessários ao desenvolvimento de um filtro ativo de potência com CSI.

1.5. Objetivos

Esta Dissertação tem como título e objetivo principal o Desenvolvimento de um Filtro Ativo Paralelo com CSI e Controlo de Corrente no Barramento CC, e para que isso foram definidos os seguintes objetivos:

- Estudo bibliográfico, com levantamento do “Estado da Arte”;
- Estudo detalhado do Filtro Ativo Paralelo com CSI anteriormente desenvolvido no Grupo de Eletrónica de Potência e Energia da Universidade do Minho (GEPE-UM);
- Realização de Simulações Computacionais com recurso ao *PSIM*;
- Desenvolvimento do Sistema de Controlo do Filtro Ativo Paralelo CSI;
- Desenvolvimento do Andar de Potência do Filtro Ativo Paralelo CSI;
- Teste do Filtro Ativo Paralelo CSI implementado;
- Montagem do Filtro Ativo CSI em quadro elétrico;
- Escrita da Dissertação de Mestrado;
- Escrita de um Artigo Técnico.

1.6. Organização da Dissertação

Durante a escrita desta Dissertação tentou-se organizar os tópicos abordados da forma mais compreensível possível, recorrendo a imagens sempre que se considerou necessário.

No Capítulo 1 são apresentadas as principais razões que levaram à necessidade do desenvolvimento de filtros ativos de potência. Adicionalmente, foram apresentadas as principais topologias e respetivas funcionalidades dos filtros ativos de potência.

No Capítulo 2 é efetuado o levantamento do estado da arte relativo ao inversor abordado nesta Dissertação (Inversor Tipo Fonte de Corrente), assim como das principais teorias de controlo e técnicas de modulação. Para além disto, foi ainda abordado um sistema de sincronismo com as tensões simples da rede elétrica.

No Capítulo 3 são apresentadas as simulações do sistema de controlo e do hardware de potência utilizados para implementar o Filtro Ativo Paralelo com CSI e controlo de corrente do barramento CC. De início são apresentados os sistemas de controlo de forma isolada, sendo posteriormente integrados entre si e com o circuito de potência, para simular e validar o correto funcionamento do mesmo.

No Capítulo 4 apresenta-se o hardware implementado. São apresentadas as placas e outros componentes utilizados, sendo efetuada uma breve descrição do seu funcionamento e das suas características.

No Capítulo 5 são apresentados os resultados experimentais obtidos, com recurso ao hardware e software implementados. Adicionalmente, esses resultados experimentais são comparados com os resultados obtidos nas simulações do Capítulo 3, a fim de comprovar a correta implementação e funcionamento do Filtro Ativo Paralelo com CSI e controlo de corrente do barramento CC.

No Capítulo 6 são realizadas conclusões relativas a todo o trabalho efetuado ao longo da Dissertação. Para além disto, são ainda apresentadas algumas sugestões de trabalhos futuros.

CAPÍTULO 2

Estado da Arte dos Inversores Tipo Fonte de Corrente

2.1. Introdução

Desde que foram introduzidos nos anos 70, os filtros ativos de potência (FA) têm sido vastamente explorados por engenheiros e investigadores de eletrónica de potência com preocupação sobre a poluição de sistemas elétricos [18, 21].

Existem duas principais topologias de filtros ativos de potência e duas outras topologias bastante importantes, que consistem na conjugação entre um filtro ativo de potência e filtros passivos ou entre dois filtros ativos de potência. Apesar das diferenças entre cada uma destas quatro topologias, existem aspetos e constituintes que são comuns a todas, com pequenas exceções. Um filtro ativo de potência é constituído essencialmente por um controlador; um inversor e um elemento armazenador de energia. Adicionalmente, podem ser utilizados transformadores de acoplamento (por opção ou por necessidade) e filtros passivos para a eliminação do ruído resultante das comutações dos semicondutores do inversor [32].

No que toca ao controlador, como a própria designação indica, este controla todo o FA. O controlador recebe informação dos sensores instalados, processa-a, executa o algoritmo de controlo nele implementado com base nessa informação. De seguida, o controlador gera os sinais de comando para os semicondutores do inversor (caso a geração de sinais não seja feita por circuitos externos), ou gera apenas os sinais de referência (caso a geração de sinais seja feita por circuitos externos). O controlador tem de ter tanto mais poder de processamento quanto mais complexo for o algoritmo de controlo nele implementado, pelo que um algoritmo simples permite um controlador também mais simples, e conseqüentemente, mais barato.

Quanto ao inversor, este pode ser classificado de duas formas diferentes, dependendo do elemento armazenador de energia que incorpora. Caso o elemento armazenador de energia seja um condensador, o inversor é denominado de Inversor Tipo Fonte de Tensão ou *Voltage-Source Inverter* – VSI (Figura 2.1 (a)). Por outro lado, caso o elemento seja uma bobina, o inversor é denominado de Inversor Tipo Fonte de Corrente ou *Current-Source Inverter* – CSI (Figura 2.1 (b)) [11, 18, 21].




Figura 2.1 - Circuito elétrico de um: (a) Inversor Tipo Fonte de Tensão; (b) Inversor Tipo Fonte de Corrente.

O Inversor Tipo Fonte de Tensão (VSI) tem sido mais investigado e utilizado em filtros ativos de potência principalmente devido ao seu menor custo, volume e peso, e à sua maior eficiência, em comparação com o Inversor Tipo Fonte de Corrente, que possui uma bobina pesada, volumosa e com perdas superiores à dos condensadores do barramento CC de um Inversor Tipo Fonte de Tensão [11, 18, 21, 22]. Contudo, os CSIs apresentam vantagens em relação aos VSIs, nomeadamente, maior tempo de vida útil do elemento armazenador de energia, proteção contra sobrecorrentes, controlo de corrente simples e maior fiabilidade [22, 31, 33]. Devido às vantagens do CSI em relação ao VSI, em conjunto com o desenvolvimento de semicondutores mais indicados para CSI (RB-IGBT – *Reverse Blocking - Insulated Gate Bipolar Transistor*, capazes de bloquear a tensão reversa) e com os avanços nas tecnologias de SMES (*Superconducting Magnetic Energy Storage*), que permitem reduzir as perdas na bobina, o CSI está a atrair mais atenções [33].

2.2. Topologias de Inversores Tipo Fonte de Corrente

Um Inversor do Tipo Fonte de Corrente, ou CSI, tem como objetivo sintetizar correntes alternadas a partir de um elemento fornecedor de corrente contínua [2].

Existem várias topologias de Inversores Tipo Fonte de Corrente, podendo ser divididas em dois grupos, consoante o número de níveis de corrente que são capazes de sintetizar, nomeadamente: Inversores de Dois Níveis e Inversores Multinível.

Nos Inversores Tipo Fonte de Corrente, existem duas regras que devem ser sempre cumpridas [2]:

- A corrente no barramento CC não pode ser interrompida;
- O lado CA do inversor não pode ser curto-circuitado.

Um aspeto presente nos Inversores Tipo Fonte de Corrente, que está relacionado com o cumprimento das duas regras acima referidas, é o tempo de sobreposição (*overlap time*). No caso dos Inversores Tipo Fonte de Tensão, para evitar que o condensador do barramento CC seja curto-circuitado aquando das comutações dos semicondutores, é introduzido um tempo morto (*dead time*) nos sinais de comando dos semicondutores, durante o qual estes não conduzem. Porém, no caso dos Inversores Tipo Fonte de Corrente, para evitar que a corrente no barramento CC seja interrompida, é introduzido um tempo de sobreposição (*overlap time*) nos sinais de comando dos inversores, de tal modo que, aquando das comutações dos semicondutores, exista sempre um caminho que a corrente do barramento CC possa percorrer [34, 35].

2.2.1. Inversores Tipo Fonte de Corrente de Dois Níveis

Os Inversores Tipo Fonte de Corrente de Dois Níveis apenas são capazes de sintetizar dois níveis de corrente (não contando com a possibilidade de corrente nula na saída), níveis esses que são $+i_{CC}$ e $-i_{CC}$. As principais configurações destes inversores encontram-se apresentadas na Figura 2.2, e são nomeadamente, monofásicos [36] (Figura 2.2 (a)) e trifásicos, sendo que no último caso podem ser a três fios [37] (sem neutro - Figura 2.2 (b)) ou a quatro fios [22] (com neutro - Figura 2.2 (c)).




Figura 2.2 - Configurações de Inversores Tipo Fonte de Corrente: (a) Monofásico, ou a dois fios (*Two Wire*) [36]; (b) Trifásico, ou a três fios (*Three Wire*) [37]; (c) Trifásico, ou a quatro fios (*Four Wire*) [22].

A topologia abordada nesta Dissertação é um Inversor Tipo Fonte de Corrente trifásico de dois níveis, a três fios (Figura 2.2 (b)). É composta por três braços, cada um com dois semicondutores unidirecionais controláveis e dois semicondutores não controláveis, perfazendo um total de 12 semicondutores. Quanto ao elemento armazenador de energia, como foi referido anteriormente, este é uma bobina, com valor de indutância L_{CC} , atravessada por uma corrente (i_{CC}) que deverá ser pelo menos tão elevada como o pico da corrente de compensação [35].

Visto que os Inversores Tipo Fonte de Tensão são os inversores mais utilizados na indústria, os semicondutores presentes no mercado são na maioria vendidos em configurações adequadas para este tipo de inversores, como são os IGBTs com diodo em antiparalelo (Figura 2.3).




Figura 2.3 – IGBT com diodo em antiparalelo para utilização em Inversores Tipo Fonte de Tensão: (a) Esquema elétrico; (b) Foto do componente (*Semikron* – Ref.: SKM400GA12V) [38].

Adicionalmente, os semicondutores para VSIs apresentam um preço inferior em relação aos semicondutores indicados para CSIs. Assim, torna-se interessante adaptar os módulos de semicondutores utilizados em Inversores Tipo Fonte de Tensão para que possam ser aplicados em Inversores Tipo Fonte de Corrente, tomando assim proveito da vasta oferta e dos preços reduzidos que estes apresentam comparativamente com os módulos de semicondutores para CSIs, como são os RB-IGBTs.

No caso dos CSIs, os semicondutores têm de ser capazes de suportar a corrente do barramento CC (i_{CC}), e podem ser sujeitos, em regime permanente, a tensões com valor máximo igual ao pico da tensão composta (no caso de 400 V de valor eficaz de tensão composta, o valor de pico será ± 565 V) [35]. Assim, é necessário colocar um diodo em série com cada um dos módulos de IGBTs (Figura 2.4) para garantir que este conjunto é unidirecional e que é capaz de suportar os picos de tensão a que pode ser sujeito. Isto é necessário devido à presença do diodo em antiparalelo e ao facto de os IGBTs terem baixa capacidade de bloqueio de tensão reversa [39].




Figura 2.4 - Módulo de IGBT de Inversores Tipo Fonte de Tensão adaptado para Inversores Tipo Fonte de Corrente.

Em vez dos módulos de IGBTs adequados para Inversores Tipo Fonte de Tensão poderiam ser utilizados RB-IGBTs, que são capazes de bloquear tanto tensão direta como reversa quando estão desligados (a impedir a passagem de corrente), fazendo com que não seja necessária a conexão do diodo em série [39]. Na Figura 2.5 (a) é apresentado o esquema equivalente de um módulo da *Fuji Electric* (modelo *4MBI300VG-120R-50*), que incorpora, entre outros componentes, dois RB-IGBTs em antiparalelo.




Figura 2.5 - Módulo desenvolvido pela *Fuji Electric*, que incorpora, entre outros componentes, dois RB-IGBTs em antiparalelo: (a) Esquema Equivalente; (b) Imagem do componente (*Fuji Electric* - modelo *4MBI300VG-120R-50*).

Num Inversor Tipo Fonte de Corrente, trifásico sem neutro, como o da Figura 2.2 (b), existem 9 estados possíveis de comutação dos semicondutores, que resultam em três saídas possíveis: $+i_{CC}$, $-i_{CC}$ e 0. A escolha dos estados que são utilizados para gerar as formas de onda pretendidas é da responsabilidade da técnica de modulação, que deve garantir que apenas os estados válidos (que respeitam as duas regras dos CSIs) são utilizados [2].

Adicionalmente, deve ser inserido um circuito de proteção contra sobretensões nos semicondutores, conhecido por *overvoltage clamping circuit*. A necessidade deste circuito de proteção deve-se aos possíveis picos de tensão resultantes de conectar o inversor à rede elétrica, da ausência de sinais de comando nos semicondutores, da troca

de comutação entre os braços do inversor e da interrupção indevida da corrente do barramento CC [35].

Existem vários circuitos de *overvoltage clamping*, contudo, estes podem ou não ser adequados para um Inversor Tipo Fonte de Corrente com IGBTs. Na Figura 2.6 encontra-se um possível circuito de *overvoltage clamping*, que contudo, requer vários componentes, tornando-o uma opção menos interessante.




Figura 2.6 - Inversor Tipo Fonte de Corrente com circuito de *Overvoltage Clamping*.

Caso alguma das tensões V_{ab} , V_{bc} , V_{ca} ou V_{+-} seja superior à tensão V_{cap} do condensador, os díodos conduzem aos pares, aplicando a tensão excessiva à resistência.

Nesta Dissertação optou-se por utilizar proteções passivas e ativas para proteger o inversor. A proteção passiva consiste na utilização de varistores, sendo colocado um em paralelo com cada IGBT e outro em paralelo com o barramento CC. Por sua vez, a proteção ativa consiste na ativação do braço auxiliar apresentado na Figura 2.7. Esta proteção é acionada através do código implementado no controlador do filtro ativo de potência.




Figura 2.7 – Braço auxiliar de proteção.

Este braço é composto por uma resistência, um díodo e um IGBT, todos ligados em série, e tem como função fornecer um caminho para a corrente do barramento CC quando for interrompido o funcionamento do inversor. De notar que é também colocado um varistor em paralelo com o IGBT do braço auxiliar, para proteção do mesmo.

2.2.2. Inversores Tipo Fonte de Corrente Multinível

A demanda por parte da indústria por inversores com maior potência e performance levou ao desenvolvimento de novos conversores, dando origem aos conversores multinível [40]. Estes são capazes de fornecer potências elevadas com valores menores de dv/dt ou di/dt nos seus componentes, caso seja um VSI ou CSI respetivamente. Adicionalmente, são capazes de sintetizar ondas com menor distorção, resultando em menos interferência eletromagnética e filtros de saída menores [41].

A principal característica de um Inversor Tipo Fonte de Corrente Multinível é a capacidade de fornecer uma gama de potência superior [40]. Através da conjugação entre as diferentes topologias e técnicas de modulação existentes, é possível atingir níveis de performance superiores e responder a mais aplicações industriais. Contudo, também apresenta desvantagens, como maior massa, volume e custo e a necessidade de controlo complementar para evitar fenómenos como desequilíbrio de correntes nos barramentos CC [40].

Na Figura 2.8 é apresentada a topologia de um Inversor Tipo Fonte de Corrente Multinível Modular proposto por *Zhihong Bai et al.* em [42]. Consiste num inversor composto por n módulos, sendo que cada módulo consiste em três braços, cada um com dois semicondutores totalmente controlados.




Figura 2.8 - Topologia de uma Inversor Tipo Fonte de Corrente Multinível Modular [42].

Por cada n módulos são necessárias $2(n - 1)$ bobinas partilhadas, que dividem o barramento CC em $n - 1$ classificações de corrente, permitindo gerar $2n + 1$ níveis de

corrente [42]. Ou seja, para construir um inversor de cinco níveis com base nesta topologia, seriam necessários dois módulos, visto que:

$$2n + 1 = 5 \Leftrightarrow n = 2 \quad (2.1)$$

Logo, seriam necessárias duas bobinas, pois:

$$2(n - 1) = 2(2 - 1) = 2 \quad (2.2)$$

Na Figura 2.9 encontra-se um Inversor Tipo Fonte de Corrente Paralelo de 5 Níveis, que é composto por dois inversores em paralelo, que utilizam duas bobinas cada um, perfazendo um total de quatro bobinas [40].




Figura 2.9 - Inversor Tipo Fonte de Corrente de 5 Níveis Paralelo [40].

Como se pode verificar na Figura 2.8 e na Figura 2.9, existem condensadores conectados à saída do inversor. Estes condensadores têm duas funções [40]: (i) Providenciar um caminho para a corrente aquando das comutações dos semicondutores de *On* para *Off*, caso contrário um pico de tensão apareceria nestes e poderia danificá-los; (ii) Filtrar o ruído de alta frequência presente nas ondas de saída, resultante das comutações do semicondutores, melhorando a qualidade destas.

2.3. Teorias de Controlo Aplicáveis a Filtros Ativos Paralelos com Inversor Tipo Fonte de Corrente

Neste item são apresentadas duas teorias de Controlo aplicáveis a Filtros Ativos Paralelos com Inversor Tipo Fonte de Corrente, nomeadamente, a Teoria *p-q* e o método FBD.

2.3.1. Teoria $p-q$

A “Teoria Generalizada da Potência Reativa Instantânea em Circuitos Trifásicos”, conhecida como Teoria $p-q$, foi inicialmente introduzida em 1983 por *Akagi et al.*, sendo destinada ao controlo de filtros ativos de potência apenas em sistemas trifásicos a três fios (sem neutro), apesar de existir uma referência a sistemas trifásicos com neutro. Esta teoria só foi realmente expandida para sistemas trifásicos a quatro fios (com neutro) pouco tempo depois, por *Watanabe et al.* e *Aredes et al.* [43-45].

A Teoria $p-q$, sendo baseada no domínio do tempo, torna-se aplicável tanto em regime permanente como em regime transitório, em sistemas elétricos trifásicos. Esta teoria utiliza apenas operações algébricas, conferindo-lhe simplicidade nos cálculos [43]. Esta simplicidade, juntamente com a aplicabilidade que lhe é conferida por ser baseada no domínio do tempo, são duas razões pelas quais a Teoria $p-q$ é tão vastamente utilizada no controlo de filtros ativos de potência [46-48].

O primeiro passo na Teoria $p-q$ é transformar as correntes e tensões do sistema para um outro referencial de coordenadas estacionário, i.e., as tensões e correntes no referencial $a-b-c$ são convertidas para o referencial $\alpha-\beta-0$, através da transformada de *Clarke*, apresentada em (2.3) e (2.4) [19, 40].

$$\begin{bmatrix} v_0 \\ v_\alpha \\ v_\beta \end{bmatrix} = \sqrt{\frac{2}{3}} \begin{bmatrix} 1/\sqrt{2} & 1/\sqrt{2} & 1/\sqrt{2} \\ 1 & -1/2 & -1/2 \\ 0 & \sqrt{3}/2 & -\sqrt{3}/2 \end{bmatrix} \begin{bmatrix} v_a \\ v_b \\ v_c \end{bmatrix} \quad (2.3)$$

$$\begin{bmatrix} i_0 \\ i_\alpha \\ i_\beta \end{bmatrix} = \sqrt{\frac{2}{3}} \begin{bmatrix} 1/\sqrt{2} & 1/\sqrt{2} & 1/\sqrt{2} \\ 1 & -1/2 & -1/2 \\ 0 & \sqrt{3}/2 & -\sqrt{3}/2 \end{bmatrix} \begin{bmatrix} i_a \\ i_b \\ i_c \end{bmatrix} \quad (2.4)$$

Com recurso às tensões e correntes no referencial $\alpha-\beta-0$, são calculadas as três potências instantâneas do sistema elétrico: a potência real instantânea, p ; a potência imaginária instantânea, q ; e a potência instantânea de sequência zero, p_0 [19, 40].

$$p = v_\alpha i_\alpha + v_\beta i_\beta \quad (2.5)$$

$$q = v_\alpha i_\beta - v_\beta i_\alpha \quad (2.6)$$

$$p_0 = v_0 i_0 \quad (2.7)$$

A fim de melhor entender os significados de cada potência na referência $\alpha-\beta-0$, podem-se efetuar algumas correspondências entre as potências em ambos os referenciais. Em termos de potência ativa trifásica ($p_{3\phi}$), temos que [41]:

$$p_{3\phi}(t) = v_a i_a + v_b i_b + v_c i_c = v_\alpha i_\alpha + v_\beta i_\beta + v_0 i_0 \quad (2.8)$$

$$= p_a(t) + p_b(t) + p_c(t) = p_\alpha(t) + p_\beta(t) + p_0(t) \quad (2.9)$$

$$= p(t) + p_0(t) \quad (2.10)$$

Por sua vez, a potência imaginária instantânea (q) é definida de acordo com a equação [41]:

$$q \triangleq v_\alpha i_\beta - v_\beta i_\alpha \quad (2.11)$$

Esta equação pode ser reescrita no referencial a - b - c , tornando-se:

$$q(t) = -\frac{1}{\sqrt{3}} [(v_a - v_b) i_c + (v_b - v_c) i_a + (v_c - v_a) i_b] \quad (2.12)$$

A equação (2.12) é utilizada para calcular a potência reativa trifásica comum, considerando apenas a componente fundamental. Contudo, a potência q (equação (2.11)) considera todas componentes (harmônicas e fundamental) nas tensões e correntes do sistema [41].

Cada uma das novas potências definidas pela Teoria p - q pode ser decomposta no seu valor médio e no seu valor alternado, sendo que cada uma tem o seu respectivo significado físico [41, 43-45]:

- p – é a potência real instantânea, i.e., corresponde à energia por segundo que é transportada da fonte para a carga e vice-versa, em qualquer instante de tempo;
- \bar{p} – é o valor médio da potência real instantânea p , ou seja, é a energia por unidade de tempo que é transferida da fonte para a carga de uma forma equilibrada (nas coordenadas a - b - c) pelas três fases (esta é a componente que se pretende que seja fornecida pela fonte);
- \tilde{p} – é a potência real alternada que corresponde à energia por segundo que é trocada entre a fonte e a carga em qualquer instante de tempo, devido a harmônicas de corrente. O seu valor médio é zero e como não representa transferência de energia da fonte para a carga, deve ser compensada;
- q – é a potência imaginária instantânea, que consiste na potência que é trocada entre fases do sistema. Como esta potência não contribui para a transferência de energia da fonte para a carga, mas contribui para o aumento do valor eficaz da corrente na instalação, deve ser compensada, tanto no seu valor médio (\bar{q}) como no seu valor alternado (\tilde{q});
- \bar{q} – é o valor médio da potência imaginária instantânea e tem valor diferente de zero se a carga tiver componente indutiva ou capacitiva. No caso de um sistema elétrico com tensões sinusoidais equilibradas, e de uma carga equilibrada, esta componente tem o mesmo valor que a potência reativa convencional ($\bar{q} = 3 V I_1 \sin \phi_1$);

- \tilde{q} – é a componente alternada da potência imaginária q , e é responsável pela potência reativa harmónica em cada fase, contudo, se os valores de \tilde{q} em cada fase forem somados num dado instante, esta tem valor nulo;
- p_0 – é a potência instantânea de sequência zero e tal como a potência real instantânea p , representa a energia por segundo que é trocada entre a fonte e a carga, com a exceção que em p_0 essa troca é feita por componentes de sequência zero das tensões e correntes. Esta potência só existe em sistemas trifásicos com neutro, que é onde as componentes de sequência zero se juntam, e é necessário que existam as mesmas harmónicas de sequência zero na tensão e corrente da mesma fase ou que o sistema tenha tensões e correntes desequilibradas. Adicionalmente, não é possível que exista valor médio de p_0 sem existir valor alternado;
- \bar{p}_0 – é o valor médio da potência instantânea de sequência zero e corresponde à potência transmitida da fonte para a carga através das corrente e tensões de sequência zero;
- \tilde{p}_0 – é a componente alternada da potência instantânea de sequência zero e corresponde à troca de energia entre a fonte e a carga através das tensões e correntes de sequência zero.

Cálculo das Correntes de Compensação

Para calcular as correntes de compensação é necessário saber as componentes que devem ser compensadas. Visto que a única componente da Teoria p - q que se pretende que seja fornecida pela fonte é o valor médio da potência real instantânea (\bar{p}), devem ser compensadas as componentes \tilde{p} , q e p_0 [19, 40, 42].

No que toca à compensação de potência real instantânea, apenas é necessário compensar \tilde{p} , pois \bar{p} é fornecido pela fonte [19, 40, 41].

Quanto à potência instantânea imaginária, q , tanto a sua componente média como alternada têm de ser compensadas pelo filtro ativo de potência, para que não sejam fornecidas pela fonte, reduzindo o valor das correntes desta [40].

Por fim, o FA deve compensar a potência real instantânea de sequência zero (p_0), contudo, para evitar que seja necessário uma fonte de energia CC no inversor, a potência \bar{p}_0 é pedida à fonte, de forma equilibrada pelas três fases. Assim, em vez da fonte de energia CC pode ser utilizado apenas um elemento armazenador de energia, como um condensador ou uma bobina. De notar que, em teoria, se o filtro não compensasse \tilde{p} nem p_0 , não seria necessário o elemento armazenador nem uma fonte de

energia CC, pois, a cada instante, a soma da potência necessária para compensar q na componente α e na componente β é zero [43-45].

Como o Filtro Ativo Paralelo e o Inversor Tipo Fonte de Corrente são a três fios (sem neutro), não é feita a compensação da potência instantânea de sequência zero (p_0). Assim, em termos da potência de referência de compensação real instantânea compensada pelo Filtro Ativo Paralelo, (p^*), temos:

$$p^* = \tilde{p} \quad (2.13)$$

Caso fosse feita a compensação a quatro fios (com neutro), a componente p^* seria expressada pela equação (2.14), que inclui o negativo do valor médio da potência instantânea de sequência-zero (\bar{p}_0). Isto deve-se ao facto de que, como foi referido anteriormente, para que não seja necessária uma fonte de energia no barramento CC para compensar \bar{p}_0 , esse valor é pedido à fonte de energia elétrica, de forma equilibrada pelas três fases, através da componente fundamental das tensões e correntes, e não das componentes de sequência-zero [19, 43]. Esse valor é posteriormente fornecido à carga de forma adequada, pelo Filtro Ativo Paralelo [43].

$$p^* = \tilde{p} - \bar{p}_0 \quad (2.14)$$

Quanto à potência instantânea imaginária compensada pelo filtro (q^*), temos:

$$q^* = q \quad (2.15)$$

Uma vez obtidos os valores das componentes a compensar, é necessário determinar as correntes de compensação de referência que devem ser geradas pelo inversor do filtro ativo de potência. Para isso, dado que a relação entre as correntes i_α e i_β e as potências p e q , é expressa pela equação matricial (2.16), substituindo p e q por p^* e q^* respetivamente, obtêm-se as correntes de compensação de referência, $i_{c\alpha}^*$ e $i_{c\beta}^*$ [19], apresentadas na equação (2.17) [19]:

$$\begin{bmatrix} i_\alpha \\ i_\beta \end{bmatrix} = \frac{1}{v_\alpha^2 + v_\beta^2} \begin{bmatrix} v_\alpha & -v_\beta \\ v_\beta & v_\alpha \end{bmatrix} \begin{bmatrix} p \\ q \end{bmatrix} \quad (2.16)$$

$$\begin{bmatrix} i_{c\alpha}^* \\ i_{c\beta}^* \end{bmatrix} = \frac{1}{v_\alpha^2 + v_\beta^2} \begin{bmatrix} v_\alpha & -v_\beta \\ v_\beta & v_\alpha \end{bmatrix} \begin{bmatrix} p^* \\ q^* \end{bmatrix} \quad (2.17)$$

Quanto à corrente de sequência zero, i_0 , esta deve ser compensada na sua totalidade para que não exista corrente no neutro devido a componentes de sequência zero (incluindo harmónicas de corrente) [19]. Assim, a corrente de compensação de referência de sequência zero, i_{c0}^* , é dada por [19]:

$$i_{c0}^* = i_0 \quad (2.18)$$

Por fim, é necessário converter as correntes de compensação de referência do referencial $\alpha\text{-}\beta\text{-}0$ para o referencial $a\text{-}b\text{-}c$. Para isso, inverte-se a equação (2.4) obtendo-se [19]:

$$\begin{bmatrix} i_{ca}^* \\ i_{cb}^* \\ i_{cc}^* \end{bmatrix} = \sqrt{\frac{2}{3}} \begin{bmatrix} 1/\sqrt{2} & 1 & 0 \\ 1/\sqrt{2} & -1/2 & \sqrt{3}/2 \\ 1/\sqrt{2} & -1/2 & -\sqrt{3}/2 \end{bmatrix} \begin{bmatrix} i_{c0}^* \\ i_{ca}^* \\ i_{c\beta}^* \end{bmatrix} \quad (2.19)$$

$$i_{cn}^* = -(i_{ca}^* + i_{cb}^* + i_{cc}^*) \quad (2.20)$$

As deduções e compensações apresentadas são referentes ao algoritmo de Potência Constante na Fonte de Energia Elétrica, aplicado num Filtro Ativo Paralelo [19], pois as compensações são feitas a nível das correntes. Este algoritmo pode ser utilizado quer as tensões da fonte sejam equilibradas e sinusoidais ou não, contudo, no primeiro caso, as correntes da fonte também são equilibradas e sinusoidais. Caso contrário, as correntes apresentarão harmónicas com níveis desprezáveis [19].

Outro algoritmo é o de Correntes Sinusoidais na Fonte de Energia Elétrica, que só deve ser utilizado caso as tensões da fonte sejam desequilibradas e não-sinusoidais e caso se pretendam correntes sinusoidais na fonte [19].

Ambos os algoritmos apresentam correntes sinusoidais, equilibradas e em fase com as respetivas tensões (como foi referido, no caso do algoritmo de Potência Constante, é necessário que as tensões da fonte sejam equilibradas e sinusoidais para que as correntes também o sejam), e compensação da corrente de neutro (incluindo a componente resultante de harmónicas de terceira ordem). No entanto, a potência instantânea total fornecida pela fonte apenas é constante no primeiro algoritmo (Potência Constante na Fonte), sendo que no segundo (Correntes Sinusoidais na Fonte) apresenta alguma oscilação, consideravelmente inferior ao presente antes da compensação [19].

Adicionalmente, com recurso a um controlador digital, é possível calcular as componentes da Teoria $p\text{-}q$ no mesmo tempo que a onda da potência real instantânea leva para se repetir, ou seja, a simetria da onda da potência real instantânea revela o tempo necessário para a determinação das componentes desta teoria de controlo [43]. Desta forma é possível melhorar o desempenho do filtro ativo de potência de acordo com as diferentes simetrias, cujas condições necessárias para cada uma delas encontram-se apresentadas na Tabela 2.1 [43].

Tabela 2.1 - Simetrias da potência real instantânea e respetivas condições.

Simetria da potência real instantânea	Condições necessárias
$1/6$ de ciclo	<ul style="list-style-type: none"> • Sistemas com tensões e correntes equilibradas • Não podem existir harmónicas pares
$1/3$ de ciclo	<ul style="list-style-type: none"> • Sistemas com tensões e correntes equilibradas • Têm de existir harmónicas pares nas correntes e tensões
$1/2$ de ciclo	<ul style="list-style-type: none"> • Sistemas com tensões e correntes desequilibradas • Não podem existir harmónicas pares
1 ciclo	<ul style="list-style-type: none"> • Sistemas com tensões e correntes desequilibradas • Têm de existir harmónicas pares nas correntes e tensões

2.3.2. Método FBD

O método FBD (*Fryze-Buchholz-Depenbrock*) foi desenvolvido por *Depenbrock*, com base nos trabalhos realizados por *Fryze* e *Buchholz*, e consiste na análise de um sistema elétrico através de um esquema equivalente que não distingue os m -condutores desse sistema, tratando-os a todos da mesma forma. As tensões são representadas como fontes de tensão ideais e as correntes podem ser representadas de duas formas: por elementos que, quando sob as tensões do sistema, produzam as respetivas correntes; ou simplesmente por fontes de corrente [49]. Cada um dos investigadores teve uma contribuição importante para este método, nomeadamente [49, 50]:

- *Fryze*: demonstrou uma forma de separar uma corrente ou tensão nas suas componentes ativa e não-ativa;
- *Buchholz*: demonstrou como o método de *Fryze* poderia ser aplicado a sistemas elétricos com mais de dois condutores, tornando-o aplicável a sistemas elétricos monofásicos e polifásicos;
- *Depenbrock*: demonstrou como é possível separar e dar significado físico a cada uma das componentes que constituem a parte não-ativa de uma corrente ou tensão. Adicionalmente, mostrou como conectar elementos equivalentes de modo a que as suas correntes e tensões representem as componentes de maior interesse.

Tendo em conta as teorias propostas por *Fryze*, *Buchholz* e *Depenbrock*, o método FBD decompõem as correntes de um determinado sistema nas seguintes componentes [51]:

- **Correntes ativas, i_{va} :** responsáveis pela transferência de energia para a carga. Foram inicialmente propostas por *Fryze* para sistemas monofásicos e posteriormente adaptadas por *Buchholz* a sistemas polifásicos;
- **Correntes não-ativas, i_{vn} :** estão associadas a qualquer tipo de perturbação que afeta a potência instantânea mas que não transfere energia para a carga;
- **Correntes de potência, i_{vp} :** são responsáveis pela potência instantânea, incluindo possíveis oscilações relacionadas com harmónicas e desequilíbrios;
- **Correntes sem potência, i_{vz} :** não contribuem para a transferência de energia e podem ser compensadas instantaneamente sem a necessidade de elementos armazenadores de energia;
- **Correntes de variação, i_{vv} :** resultam na oscilação da condutância equivalente instantânea (G_p) à volta do seu valor médio (G_a), e também de variações da potência instantânea total (p_Σ) à volta do seu valor médio (P_Σ).

Tome-se como exemplo o condutor v apresentado na Figura 2.10.




Figura 2.10 - Separação da corrente de um condutor nas componentes do método FBD.

É possível verificar que a corrente i_v é separada na sua componente de potência (i_{vp}), e na restante componente de potência zero (i_{vz}). A corrente de potência (i_{vp}) é posteriormente dividida na corrente ativa (i_{va}) e na corrente de variação (i_{vv}). Por fim, verifica-se que à soma da corrente potência zero (i_{vz}) com a corrente de variação (i_{vv}), dá-se o nome de corrente não-ativa (i_{vn}), que em conjunto com a corrente ativa (i_{va}), perfaz a corrente total (i_v) do ramo. Assume-se que a componente i_{vp} , em conjunto com a respetiva tensão v_v , produzem a mesma potência instantânea total ($p_\Sigma(t)$) que a corrente total i_v , sendo que o conjunto das correntes i_{vp} tem a menor

magnitude coletiva possível. Ou seja, $p_{\Sigma}(t)$ depende apenas das correntes i_{vp} , não sendo afetada pelas correntes i_{vz} . O termo “magnitude coletiva” foi introduzido por *Buchholz*, sendo denominado de “valor (instantâneo) coletivo” ou “valor RMS coletivo” no caso das equações (2.21)-(2.24) [49].

$$i_{\Sigma} = + \sqrt{\sum_{v=1}^m i_v^2} \quad (2.21)$$

$$v_{\Sigma} = + \sqrt{\sum_{v=1}^m v_v^2} \quad (2.22)$$

$$\|i_{\Sigma}\|^2 = \overline{i_{\Sigma}^2} = \sum_{v=1}^m \|i_v\|^2 \quad (2.23)$$

$$\|v_{\Sigma}\|^2 = \overline{v_{\Sigma}^2} = \sum_{v=1}^m \|v_v\|^2 \quad (2.24)$$

De notar que as tensões v_v respetivas a cada um dos m -condutores, podem ser derivadas das tensões $v_{v\mu}$ (entre condutores) pela relação [49]:

$$v_v = \frac{1}{m} \sum_{\mu=1}^m v_{v\mu} \quad (2.25)$$

Uma das vantagens da introdução dos valores coletivos é que a potência aparente total S_{Σ} é sempre dada pela equação [49]:

$$S_{\Sigma} = \|v_{\Sigma}\| \|i_{\Sigma}\| \quad (2.26)$$

Esta definição de potência aparente total respeita as condições de que: (i) em nenhum caso a potência ativa pode exceder a aparente; (ii) a potência aparente só pode ter valor nulo se todas as correntes i_v ou todas as tensões $v_{v\mu}$ forem permanentemente nulas [49].

A relação entre as correntes de potência (i_{vp}) e as tensões v_v , respetivas a um determinado ramo ou coletivas, é dada pela condutância equivalente $G_p(t)$, de acordo com as seguintes relações[49]:

$$i_{vp} = G_p(t) v_v \quad (2.27)$$

$$i_{\Sigma p} = G_p(t) v_{\Sigma} \quad (2.28)$$

$$G_p(t) = \frac{p_{\Sigma}(t)}{v_{\Sigma}^2} \quad (2.29)$$

A condutância equivalente $G_p(t)$ pode ser separada na condutância ativa equivalente G e na condutância de variação equivalente $\Delta G_p(t)$, presentes na Figura 2.10, sendo que [49]:

$$G_p(t) = G + \Delta G_p(t) \quad (2.30)$$

Como se pode verificar na equação (2.29), o cálculo da condutância equivalente $G_p(t)$ requer o conhecimento da potência instantânea coletiva $p_\Sigma(t)$, que é dada pela soma das potências instantâneas de cada m condutor do sistema elétrico [49]:

$$p_\Sigma(t) = \sum_{v=1}^m p_v(t) = \sum_{v=1}^m v_{v*} i_v \quad (2.31)$$

Onde “*” denota a tensão composta relativa a um nó de referência comum.

Uma vez conhecida a corrente de potência (i_{vp}), a corrente de potência zero (i_{vz}) é definida simplesmente por [49]:

$$i_{vz} = i_v - i_{vp} \quad (2.32)$$

Como foi referido anteriormente, as correntes de potência i_{vp} podem ser decompostas em duas componentes: (i) correntes ativas i_{va} ; e correntes de variação i_{vv} . As correntes ativas i_{va} são as que resultam no menor valor RMS coletivo $\|i_{\Sigma a}\|$, e são proporcionais ao valor médio da potência instantânea coletiva $\overline{p_\Sigma(t)}$, também designado de “potência ativa coletiva $P_{\Sigma a}$ ” ou simplesmente de “potência P_Σ ”. Essa proporção é dada pela condutância ativa equivalente G , de acordo com as equações [49]:

$$i_{va} = G v_v \quad (2.33)$$

$$\|i_{va}\| = G \|v_v\| \quad (2.34)$$

$$p_{va}(t) = i_{va} v_v = G v_v v_v = G v_v^2 \quad (2.35)$$

$$i_{\Sigma a} = G v_\Sigma \quad (2.36)$$

$$\|i_{\Sigma a}\| = G \|v_\Sigma\| \quad (2.37)$$

$$p_{\Sigma a}(t) = i_{\Sigma a} v_\Sigma = G v_\Sigma v_\Sigma = G v_\Sigma^2 \quad (2.38)$$

$$G = \frac{\overline{p_\Sigma(t)}}{v_\Sigma^2} = \frac{P_\Sigma}{\|v_\Sigma\|^2} \quad (2.39)$$

Compensação das Correntes do Sistema Elétrico

As correntes i_{vp} e i_{vz} podem ser calculadas sem atraso temporal, sendo que a última pode ser compensada também sem atraso temporal, caso exista um compensador na instalação capaz de efetuar essa compensação [49, 50]. Visto que a potência $p_\Sigma(t)$

não é afetada pelas correntes de potência zero (i_{vz}), não existe pedido da capacidade de armazenamento de energia para efetuar esta compensação [49].

Uma vez compensadas as correntes de potência zero, o valor RMS coletivo das correntes da fonte pode ser reduzido para [49]:

$$\|i_{\Sigma p}\| = \sqrt{\|i_{\Sigma}\|^2 - \|i_{\Sigma z}\|^2} \quad (2.40)$$

Para reduzir as correntes da fonte sem alterar o valor médio da potência instantânea coletiva ($\overline{p_{\Sigma}(t)}$), é necessário que a potência instantânea coletiva da fonte mude [49].

Como a determinação de G envolve valores médios, não é possível efetuar-la antes do fim do período de amostragem utilizado para calcular esses valores. Como consequência, as correntes ativas (i_{va}) só podem ser determinadas corretamente, sem atraso, em regime permanente, ou caso a evolução do sistema seja conhecida [49].

Para que o sistema opere com fator de potência unitário, as correntes fornecidas pela fonte devem ser apenas as correntes ativas, i_{va} . Logo, todas as correntes não-ativas (i_{vn}) devem ser compensadas, o que inclui as correntes de potência zero (i_{vz}) e as correntes de variação (i_{vv}). Ou seja [49]:

$$i_{vn} = i_v - i_{va} = i_{vv} + i_{vz} \quad (2.41)$$

Caso o fator de potência seja unitário, a potência ativa instantânea coletiva $p_{\Sigma a}(t)$ é dada por [49]:

$$p_{\Sigma a}(t) = G v_{\Sigma}^2 = \frac{P_{\Sigma}}{\|v_{\Sigma}\|^2} v_{\Sigma}^2 = P_{\Sigma} f_a^2(t); f_a(t) = \frac{v_{\Sigma}}{\|v_{\Sigma}\|} \quad (2.42)$$

Se existir algum desvio em $p_{\Sigma a}(t)$, caracterizado completamente pela função $f_a(t)$ (ou seja, dependente apenas das tensões), esse será designado de potência de variação instantânea coletiva $p_{\Sigma v}(t)$. Assim, a potência instantânea coletiva pode ser dividida nas suas componentes ativa e de variação:

$$p_{\Sigma}(t) = p_{\Sigma a}(t) + p_{\Sigma v}(t) = [G + \Delta G_p(t)] v_{\Sigma}^2 \quad (2.43)$$

Para efetuar a compensação de todas as correntes não-ativas (equação (2.41)), a potência instantânea coletiva do compensador deverá ser igual ao negativo da potência de variação instantânea coletiva $p_{\Sigma v}(t)$, produzida pelas correntes instantâneas de variação i_{vv} [49]:

$$p_{\Sigma v}(t) = \Delta G_p(t) v_{\Sigma}^2 \quad (2.44)$$

$$\Delta G_p(t) = G_p(t) - G \quad (2.45)$$

$$i_{vv} = \Delta G_p(t) v_v \quad (2.46)$$

$$i_{\Sigma v} = \Delta G_p(t) v_{\Sigma} \quad (2.47)$$

Quanto às correntes de potência zero, estas são compensadas automaticamente, pois as correntes de variação também o são [50].

Em regime permanente, o esforço da capacidade de armazenamento do compensador é determinado pelos valores extremos do integral no tempo da potência de variação instantânea coletiva $p_{\Sigma v}(t)$. Por outro lado, em regime transitório, o esforço pode ser maior devido aos métodos utilizados para calcular os valores médio em (equação (2.41)) [49].

2.4. Técnicas de Modulação Aplicáveis a Filtros Ativos Paralelos com Inversor Tipo Fonte de Corrente

As técnicas de modulação têm a função de selecionar os estados válidos de um inversor para gerar as formas de onda pretendidas [52], quer sejam de tensão ou corrente (dependendo do tipo de inversor). Estas técnicas devem assegurar que apenas os estados válidos são utilizados [52], impedindo a utilização de estados inválidos que podem comprometer a operação e as condições de funcionamento dos inversores. Como foi referido anteriormente, nos Inversores Tipo Fonte de Corrente existem duas regras que devem ser sempre cumpridas [2]:

- A corrente no barramento CC não pode ser interrompida;
- O lado CA do inversor não pode ser curto-circuitado.

Caso a primeira regra não seja cumprida, surgirá um pico de tensão na bobina do barramento CC que poderá danificar os semicondutores [40].

Como resultado destas condições, conclui-se que, a qualquer instante, exceto aquando das comutações dos semicondutores, deve existir um e apenas um semicondutor fechado na parte superior e inferior do inversor [2, 40]. Assim sendo, existem nove estados possíveis em Inversores Tipo Fonte de Corrente, sendo que seis são estados ativos (produzem corrente na saída do inversor) e três são estados não-ativos (não produzem corrente na saída do inversor, pois a bobina do barramento CC está curto-circuitada através da condução de ambos os semicondutores de um determinado braço [35]).

Existem várias técnicas de modulação aplicadas a Inversores Tipo Fonte de Corrente, como por exemplo, Modulação Vetorial, *Carrier-Based Pulse-Width Modulation* (CBPWM) e *Periodic Sampling*, sendo que a última foi implementada num

protótipo anteriormente desenvolvido no Grupo de Eletrónica de Potência e Energia da Universidade do Minho [53].

2.4.1. Modulação Vetorial

A Modulação Vetorial (MV), mais conhecida por *Space Vector Modulation* (SVM), é uma técnica de modulação digital na qual o vetor de referência (que se pretende sintetizar) é obtido através dos vetores que constituem o espaço vetorial. Devido aos avanços na área dos semicondutores, microprocessadores e processadores digitais de sinal, as técnicas de PWM de Modulação Vetorial aplicadas a conversores fonte de tensão e de corrente estão presentes em várias aplicações industriais [54].

Os nove estados de um Inversor Tipo Fonte de Corrente são transformados em vetores no espaço vetorial, logo, existem seis vetores ativos (\vec{I}_1 a \vec{I}_6) e três vetores não-ativos ou nulos (\vec{I}_7 a \vec{I}_9). Cada vetor e a respetiva combinação de semicondutores estão apresentados na Tabela 2.2.

Tabela 2.2 - Vetores e respetivas combinações dos semicondutores da Modulação Vetorial de um Inversor Tipo Fonte de Corrente.

Vetor	Semicondutores fechados
\vec{I}_1	(S_1, S_2)
\vec{I}_2	(S_2, S_3)
\vec{I}_3	(S_3, S_4)
\vec{I}_4	(S_4, S_5)
\vec{I}_5	(S_5, S_6)
\vec{I}_6	(S_6, S_1)
\vec{I}_7	(S_1, S_4)
\vec{I}_8	(S_3, S_6)
\vec{I}_9	(S_5, S_2)

Os seis vetores ativos formam um hexágono, e os vetores não-ativos são coincidentes entre si e encontram-se no centro do hexágono. Esta disposição dos vetores dá origem ao espaço vetorial de um Inversor Tipo Fonte de Corrente (Figura 2.11). Ao espaço entre dois vetores adjacentes é dada a designação de setor, numerados na Figura 2.11 de I a VI.




Figura 2.11 - Espaço Vetorial de um Inversor Tipo Fonte de Corrente.

O vetor de corrente de referência \vec{I}_{ref} tem amplitude $|I_{ref}|$, roda com velocidade angular $\omega = 2\pi f_1$ (onde f_1 é a frequência fundamental das correntes de saída do inversor) e tem um ângulo θ relativamente ao eixo I_α dado por:

$$\theta(t) = \int \omega(t)dt + \theta(0) \quad (2.48)$$

O vetor de corrente de referência \vec{I}_{ref} é determinado com recurso à equação (2.49).

$$\begin{aligned} \vec{I}_{ref} &= \frac{2}{3} \left(i_{ca} + i_{cb} e^{\frac{2\pi}{3}j} + i_{cc} e^{\frac{4\pi}{3}j} \right) = \\ &= I_{ref\alpha} + jI_{ref\beta} = |I_{ref}| e^{j\theta} \end{aligned} \quad (2.49)$$

Onde i_{ca} , i_{cb} e i_{cc} são, respetivamente, as correntes sintetizadas pelo inversor em cada uma das fases, e $I_{ref\alpha}$ e $I_{ref\beta}$ são os módulos das projeções de \vec{I}_{ref} segundo os eixos I_α e I_β , respetivamente. A geração do vetor de referência num determinado setor é feita com recurso aos vetores que delimitam esse setor em conjunto com um dos vetores não-ativos. Atribuindo diferentes tempos a cada vetor, é possível sintetizar o vetor pretendido. Quanto ao vetor não-ativo, é utilizado aquele que exija o menor número possível de comutações dos semicondutores na troca entre vetores [55].

Tomando como exemplo a Figura 2.11, é possível verificar que o vetor \vec{I}_{ref} se encontra no setor II, logo deverá ser sintetizado com recurso aos vetores ativos \vec{I}_2 e \vec{I}_3 . Como ambos estes vetores requerem que o semiconductor S_3 esteja a conduzir, o vetor

não-ativo que deve ser utilizado neste caso é o \vec{I}_8 , pois também requer que o semicondutor S_3 esteja a conduzir, minimizando o número de comutações.

De seguida, é necessário calcular o tempo em que cada vetor fica a conduzir (*dwell time* – tempo de permanência). O vetor \vec{I}_{ref} deverá ser sintetizado no período de tempo T_s , que é composto por T_1 e T_2 , que correspondem aos tempos dos dois vetores ativos, e por T_z que corresponde ao tempo do vetor não-ativo. Estes tempos podem ser determinados com recurso às equações. (2.50)-(2.52) [52].

$$T_1 = m_a T_s \sin\left(\frac{\pi}{6} - \theta + (S - 1)\frac{\pi}{3}\right) \quad (2.50)$$

$$T_2 = m_a T_s \sin\left(\frac{\pi}{6} + \theta - (S - 1)\frac{\pi}{3}\right) \quad (2.51)$$

$$T_z = T_s - T_1 - T_2 \quad (2.52)$$

$$m_a = \frac{I_{ref}}{I_{CC}} = \frac{\hat{i}_{a,b,c}}{I_{CC}} \quad (2.53)$$

A variável m_a é o índice de modulação, $\hat{i}_{a,b,c}$ é o pico da componente fundamental da corrente sintetizada pelo inversor na respetiva fase, e S é número do setor.

2.4.2. Carrier-Based PWM Aplicáveis a Inversores Tipo Fonte de Corrente

As técnicas de *Carrier-Based PWM* desenvolvidas para Inversores Tipo Fonte de Tensão podem ser adaptadas para Inversores Tipo Fonte de Corrente, tal como é o caso do circuito da Figura 2.12. Este circuito produz os sinais de comando para os semicondutores do Inversor Tipo Fonte de Corrente e é composto por quatro blocos [2]:

- *Switching Pulse Generator;*
- *Shorting Pulse Generator;*
- *Shorting Pulse Distributor;*
- *Switching and Shorting Pulse Combinator.*




Figura 2.12 - Gerador de sinais de comando de Inversor Tipo Fonte de Tensão adaptado para Inversor Tipo Fonte de Corrente [2].

O primeiro bloco, *Switching Pulse Generator*, gera os sinais de comando para o Inversor Tipo Fonte de Corrente, de acordo com a seguinte equação [2]:

$$[S_a]_{123} = \begin{cases} 1, & [i_c]_{abc} > i_{\Delta} \\ 0 & \end{cases} \quad (2.54)$$

Contudo, estes sinais não são suficientes para satisfazer ambas as regras deste tipo de inversor, pois não garantem que a corrente do barramento CC não seja interrompida caso as correntes pretendidas à saída do inversor sejam nulas [2].

Caso o *Switching Pulse Generator* não gere sinais de comando que forneçam um caminho para a corrente do barramento CC, o *Shorting Pulse Generator* garante que essa corrente não é interrompida, ligando ambos os semicondutores de um determinado braço do inversor (S_1 e S_2 , S_3 e S_4 ou S_5 e S_6) e assegurando que apenas um dos braços se encontra curto-circuitado [2].

Com recurso ao terceiro bloco, *Shorting Pulse Distributor*, existe uma distribuição equilibrada entre os braços do inversor, fazendo com que cada um dos braços do inversor esteja curto-circuitado durante 120° de um determinado período [2].

Por fim, o último bloco, *Switching and Shorting Pulse Combinator*, combina os sinais gerados pelo *Switching Pulse Generator* e pelo *Shorting Pulse Generator*, garantindo assim que ambas as restrições de um Inversor Tipo Fonte de Corrente são sempre verificadas [2].

Caso a onda moduladora i_{Δ} seja triangular e os sinais de modulação $i_{c,a,b,c}$ sejam sinusoidais, ocorre um caso especial de *Carrier-Based PWM*, denominado de PWM Sinusoidal (*Sinusoidal PWM - SPWM*) [2]. O índice de modulação m_a é dado por:

$$m_a = \frac{\hat{i}_{c,a,b,c}}{\hat{i}_{\Delta}} \quad (2.55)$$

Onde \hat{i}_c e \hat{i}_{Δ} são a amplitude do sinal de modulação e da portadora, respetivamente.

A frequência normalizada da portadora, m_f , é dada por:

$$m_f = \frac{f_{\Delta}}{f_c} \quad (2.56)$$

Onde f_{Δ} e f_c são a frequência da portadora e do sinal de modulação, respetivamente.

No caso dos Inversores Tipo Fonte de Corrente, a utilização de SPWM com valores de m_f ímpares e múltiplos de 3 resulta em correntes de saída com harmónicas a frequências normalizadas f_h , centradas à volta de m_f e dos seus múltiplos, nomeadamente:

$$h = l m_f \pm k \quad l = 1, 2, \dots \quad (2.57)$$

Onde os valores de l são ímpares para valores pares de k e são pares para valores ímpares de k , de tal modo que h não seja múltiplo de 3 [2].

Caso as tensões aos terminais da carga sejam praticamente sinusoidais, as harmónicas na tensão do barramento CC aparecem a frequências h_{v_CC} dadas por:

$$h_{v_CC} = l m_f \pm k \pm 1 \quad (2.58)$$

Onde os valores de l são sempre inteiros, superiores a 0 e são ímpares para valores pares de k e pares para valores ímpares de k , de tal modo que $h_{v_CC} = l \cdot m_f \pm k$ é positivo e não é múltiplo de 3 [2].

Quanto aos valores de m_f , as seguintes conclusões podem ser retiradas [2]:

- Para valores pequenos de m_f ($m_f < 21$), a relação entre a frequência da portadora e a frequência dos sinais de modulação deve ser dada por um valor inteiro. Caso contrário, existirão sub-harmónicas nas correntes de saída do inversor;
- Para valores grandes de m_f ($m_f > 21$), as sub-harmónicas são negligenciáveis se for utilizada uma técnica de PWM assíncrono. Contudo, devido às potenciais sub-harmónicas de ordem muito reduzida, isto é desaconselhável;
- A amplitude máxima da componente fundamental das correntes de saída na região linear ($m_a \leq 1$) é dada por:

$$\frac{\sqrt{3} I_{CC}}{2} \quad (2.59)$$

Sendo possível estabelecer que:

$$\hat{i}_{ca1} = m_a \frac{\sqrt{3}}{2} I_{CC} \quad 0 \leq m_a \leq 1 \quad (2.60)$$

- Na região de sobremodulação ($m_a > 1$), as correntes de saída têm amplitudes compreendidas entre:

$$\frac{\sqrt{3}}{2} I_{CC} < \hat{i}_{ca1} = \hat{i}_{cb1} = \hat{i}_{cc1} < \frac{4}{\pi} \frac{\sqrt{3}}{2} I_{CC} \quad (2.61)$$

Porém, nesta região algumas interseções entre o sinal modulador e a portadora são falhadas, o que causa harmónicas de ordem reduzida.

2.4.3. Periodic Sampling

A técnica de modulação *Periodic Sampling* utiliza apenas um comparador e um *flip-flop* tipo D para gerar os sinais de comando para os semicondutores do inversor, tal como é mostrado na Figura 2.13




Figura 2.13 - Circuito gerador dos sinais de comando da técnica de modulação *Periodic Sampling*.

A cada transição do sinal de *clock* (onda quadrada de frequência fixa, que corresponde à frequência de amostragem) no *flip-flop*, o resultado da comparação entre

o sinal de referência (que no caso de um Inversor Tipo Fonte de Corrente são as correntes pretendidas na saída do inversor) e o sinal atual (as correntes que estão atualmente na saída do inversor) é aplicado a um determinado semiconductor. A utilização dos *flip-flops* tipo D deve-se ao facto de a frequência de comutação não ser exatamente definida [2, 56, 57]. Assim, com a utilização dos *flip-flops*, a frequência máxima de comutação dos semicondutores é limitada à frequência do sinal de *clock* dos *flip-flops*, ou seja, à frequência de amostragem [53].

É necessário um circuito como o da Figura 2.13 para cada braço do inversor, logo, no caso do inversor abordado nesta Dissertação, são necessários três circuitos, pois este é composto por três braços. Com a utilização desta técnica de modulação, além da sua simplicidade e eficácia [57], obtém-se um tempo mínimo entre transições limitado pelo período do sinal de *clock* [2, 56]. Além do circuito apresentado na Figura 2.13, deve ser introduzido um circuito combinacional entre a saída dos comparadores e a entrada dos *flip-flops*, para assegurar que as regras de operação do Inversor Tipo Fonte de Corrente são cumpridas, como por exemplo, garantir que a corrente do barramento CC não é interrompida [53, 57].

Assim, para o caso de um Inversor Tipo Fonte de Corrente com três braços, o circuito gerador de sinais de comando da técnica *Periodic Sampling* seria o apresentado na Figura 2.14 [53, 57].




Figura 2.14 - Circuito gerador dos sinais de comando da técnica de modulação *Periodic Sampling* para um Inversor Tipo Fonte de Corrente com 3 braços [53].

2.5. Phase-Locked Loop (PLL)

Os equipamentos que injetam energia na rede elétrica requerem um sistema que sincronize a tensão ou corrente injetada com a tensão da rede. Um sistema muito utilizado para efetuar esta função de sincronização é uma *Phase-Locked Loop* (PLL). Uma PLL recebe um ou mais sinais dependendo do seu tipo (monofásica ou trifásica) e através desses sinais é gerado um ângulo variante no tempo. No caso de um sistema monofásico, esse ângulo está sincronizado com o ângulo da frequência fundamental da tensão da rede, e no caso de um sistema trifásico, está sincronizado com o ângulo da sequência positiva da fundamental das tensões da rede. Contudo, como o sinal de referência de sincronização (ângulo gerado pela PLL) depende da tensão ou tensões do sistema elétrico em questão, este pode ser negativamente afetado caso a tensão da rede elétrica possua harmônicas, ou ainda, caso existam desequilíbrios entre tensões (quando se trata de sistemas trifásicos). Assim, a PLL deve ser capaz de gerar um sinal de referência de sincronização com boa qualidade mesmo quando as tensões do sistema elétrico estejam distorcidas, até um certo limite. A PLL implementada é indicada para sistemas trifásicos e foi referida no artigo publicado por *Aredes et al.* - “*Analysis and Software Implementation of a Robust Synchronizing PLL Circuit Based on the pq Theory*” [58]. A Figura 2.15 apresenta um diagrama de blocos simplificado para uma PLL com apenas um sinal de referência, ou seja, um sistema monofásico.




Figura 2.15 - Diagrama de blocos simplificado de uma PLL monofásica.

O sinal de referência de sincronização na Figura 2.15 é o sinal de entrada do VCO (*Voltage-Controlled Oscillator*), $u_f(t)$. Os sinais de entrada do Detetor de Fase podem ser escritos na forma fasorial, de tal modo que:

$$u_1(t) = U_1 e^{j(\omega_1 t + \phi_1)} \quad e \quad u_2(t) = U_2 e^{j(\omega_2 t + \phi_2)} \quad (2.62)$$

Adicionalmente, estes sinais podem ser escritos na forma α - β , sendo que cada um dos sinais terá uma componente α e uma componente β , ou seja:

$$u_1(t) = u_{1\alpha}(t) + ju_{1\beta}(t) = U_1 \cos(\omega_1 t + \phi_1) + jU_1 \sin(\omega_1 t + \phi_1) \quad (2.63)$$

$$u_2(t) = u_{2\alpha}(t) + ju_{2\beta}(t) = U_2 \cos(\omega_2 t + \phi_2) + jU_2 \sin(\omega_2 t + \phi_2) \quad (2.64)$$

Esta forma facilita o entendimento das semelhanças entre a Teoria p - q e algumas componentes desta PLL.

O bloco Detetor de Fase, ou *Phase Detector* (PD), executa a multiplicação dos sinais $u_1(t)$ e $u_2(t)$ um pelo outro, da qual resulta a variável de saída $u_d(t)$. Devido a esta multiplicação de vetores, este bloco é também denominado de “*Vector-Product Phase Detector*”. No caso dos vetores estarem na forma polar, é utilizado o complexo conjugado do sinal $u_2(t)$, obtendo-se:

$$u_d(t) = u_1(t) u_2(t)^* = U_1 U_2 e^{j(\omega_1 - \omega_2)t} e^{j(\phi_1 - \phi_2)t} \quad (2.65)$$

Por outro lado, caso os vetores estejam na forma retangular, a variável $u_d(t)$ expressa-se da seguinte forma:

$$u_d(t) = (u_{1\alpha} u_{2\alpha} + u_{1\beta} u_{2\beta}) + j(u_{1\beta} u_{2\alpha} - u_{1\alpha} u_{2\beta}) \quad (2.66)$$

Como se pode verificar, as partes real e imaginária de $u_d(t)$ podem ser equiparadas às potências p e q da Teoria p - q , daí a razão de esta PLL ser baseada nesta teoria. De notar que a parte imaginária da variável $u_d(t)$ na forma retangular está de acordo com a atualização feita à Teoria p - q , porém, a Teoria p - q descrita anteriormente encontra-se na sua forma original. Caso a parte imaginária de $u_d(t)$ fosse escrita de acordo com a forma original, o sinal desta estaria trocado.

Dependendo da parte de $u_d(t)$ que se utiliza como erro podem ser realizadas duas PLLs diferentes, nomeadamente [58]:

- Caso seja utilizada a parte real de $u_d(t)$, correspondente à potência p da Teoria p - q , é realizada uma p -PLL;
- Caso seja utilizada a parte imaginária de $u_d(t)$, correspondente à potência q da Teoria p - q , é realizada uma q -PLL;

A Malha de Filtro, ou *Loop Filter* (LF), pode ser implementada por um controlador Proporcional-Integral (PI) e um integrador com *reset*. Em [58] é utilizado um controlador PI na forma velocidade, contudo, nesta Dissertação foi implementado um controlador PI discreto comum, apresentado em (2.67) e (2.68).

$$u_i(nh) = u_i((n-1)h) + \frac{h}{K_i} e(nh) \quad (2.67)$$

$$u(nh) = u_i(nh) + K_p e(nh) \quad (2.68)$$

Onde u_i é a componente integral, u é a componente final (saída do controlador PI), n é o número da amostra, h é o intervalo de tempo entre amostras, e é o erro, K_i é o ganho integral e K_p é o ganho proporcional. Esta implementação do controlo PI revelou resultados de simulação muito satisfatórios, que são apresentados posteriormente nesta Dissertação. Adicionalmente, é necessário implementar um integrador com *reset*, que integrará o ângulo resultante do controlo PI, efetuando um *reset* (o valor de saída volta a zero) quando a saída for igual ou superior a 2π ou quando for igual ou inferior a -2π .

Por fim, o Oscilador Controlado por Tensão, ou *Voltage-Controlled Oscillator* (VCO), consiste apenas nas funções seno e cosseno da saída do integrador com *reset*, que é o ângulo que varia da mesma forma que o ângulo da componente de sequência positiva da frequência fundamental da tensão composta v_{ab} da rede elétrica.

Nesta Dissertação optou-se por utilizar a parte real de $u_d(t)$ como erro, logo, foi implementada uma p -PLL. De acordo com [58], ambos os tipos de PLL produzem resultados semelhantes, existindo apenas algumas diferenças. Assim, a PLL implementada pode ser representada pelo diagrama de blocos presente na Figura 2.16.




Figura 2.16 - Diagrama de blocos da PLL implementada.

Visto que a PLL pretendida é trifásica, são utilizados dois sinais de referência, nomeadamente as tensões compostas v_{ab} e v_{bc} da rede elétrica. Para que seja possível efetuar a multiplicação do Detetor de Fase da forma pretendida, é necessário converter estas tensões para as componentes α - β através da Transformada de *Clarke*, apresentada em (2.69), obtendo-se v_α e v_β .

$$\begin{bmatrix} v_\alpha \\ v_\beta \end{bmatrix} = \begin{bmatrix} \sqrt{\frac{3}{2}} & 0 \\ \frac{\sqrt{2}}{2} & \sqrt{2} \end{bmatrix} \begin{bmatrix} v_{ab} \\ v_{bc} \end{bmatrix} \quad (2.69)$$

Como a PLL utiliza a parte real de $u_d(t)$ como erro, a componente α dos sinais de referência (v_α) deverá ser multiplicada pela componente α do VCO ($f_{i\alpha}$), ou seja, pelo cosseno da variável de saída do integrador com *reset* (ωt). Posteriormente, o resultado desta multiplicação deverá ser somado com o resultado da multiplicação da componente β dos sinais de referência (v_β) com a componente β do VCO ($f_{i\beta}$), ou seja, pelo seno de ωt . Assim, é obtido o sinal de erro f_p a introduzir no controlador PI.

A saída do controlador PI é somada com uma componente fixa, ω_0 , que representa a frequência que se pretende que a PLL fixe. Logo:

$$\omega_0 = 2\pi f = 2\pi 50 \quad (2.70)$$

De seguida, o resultado dessa soma é introduzido no integrador com *reset*, que produzirá a variável ωt . Esta terá uma forma de onda de dente-de-serra, que varia entre 0 e 2π , com uma frequência de 50 Hz, e com um desfasamento de 30° em relação à fase a da rede elétrica. Assim, para gerar uma senoide em fase com a fase a da rede elétrica é necessário retirar 30° a ωt .

2.6. Conclusão

Neste capítulo foi efetuado o levantamento do estado da arte sobre Inversores Tipo Fonte de Corrente. Foram apresentadas várias topologias deste tipo de inversor, tanto na vertente de dois níveis como multinível, sendo que a topologia utilizada nesta Dissertação foi a de Inversor Tipo Fonte de Corrente de Dois Níveis, trifásico, sem neutro.

Adicionalmente, foram apresentadas e descritas duas teorias de controlo aplicáveis a um Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente, nomeadamente, a Teoria $p-q$ e o Método FBD. Devido às suas vantagens, optou-se pela utilização da Teoria $p-q$.

De seguida, foram apresentadas três técnicas de modulação aplicáveis nesta Dissertação, que são a Modulação Vetorial, *Carrier-Based PWM* e *Periodic Sampling*, sendo que a escolhida foi a Modulação Vetorial. Ainda, visto que a teoria de controlo escolhida foi a Teoria $p-q$, é possível comparar os resultados obtidos nesta Dissertação com aqueles referentes a uma outra Dissertação realizada no Grupo de Eletrónica de

Potência e Energia da Universidade do Minho. Esta última é relativa ao desenvolvimento de um Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente, mas utiliza *Periodic-Sampling* como técnica de modulação.

Por fim, foi apresentada uma *Phase-Locked Loop* (PLL) que permite efetuar o sincronismo com a sequência positiva da fundamental das tensões da rede elétrica.

CAPÍTULO 3

Simulações do Filtro Ativo Paralelo e do Sistema de Controle

3.1. Introdução

Para validar as teorias e técnicas descritas anteriormente, assim como o próprio hardware de potência, foram efetuadas várias simulações do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente.

O software utilizado para realizar as simulações foi o *PSIM*, pois é uma ferramenta de simulação orientada para sistemas de eletrônica de potência e para o controle dos mesmos. O *PSIM* é um software muito simples de utilizar, com um nível de flexibilidade muito elevado, e uma ótima relação entre a velocidade de simulação e a precisão da mesma. O sistema elétrico a simular pode ser construído muito fácil e rapidamente com recurso aos vários componentes que o *PSIM* incorpora, com uma interface amigável. O controle pode ser efetuado de várias formas, sendo possível utilizar blocos de funções pré-definidas (como por exemplo, funções de transferência no domínio s), assim como blocos genéricos, tal como o bloco de código *C*. Neste último, o utilizador pode implementar e validar o algoritmo pretendido em linguagem de programação *C*, permitindo uma fácil exportação do algoritmo de controle para o microcontrolador. Adicionalmente, o *PSIM* oferece várias ferramentas para análise dos resultados de simulação, tais como operações matemáticas entre variáveis da simulação, ou a análise de um sinal recorrendo à Transformada Rápida de Fourier (*Fast Fourier Transform* - FFT).

Neste capítulo são apresentados os resultados das simulações efetuadas no software *PSIM* para validar as teorias e técnicas apresentadas anteriormente nesta Dissertação.

3.2. Simulações da PLL - *Phase-Locked Loop*

A PLL (*Phase-Locked Loop*) gera um ângulo que está sincronizado com o ângulo da sequência positiva da fundamental das tensões da rede elétrica. A partir deste ângulo

são geradas três ondas que se devem manter sinusoidais e em fase com as tensões simples da rede elétrica, mesmo caso estas se encontrem distorcidas.

De seguida são apresentados os resultados obtidos nas simulações da PLL efetuadas no software *PSIM*.

3.2.1. Simulação da PLL com Tensões da Rede Elétrica Ideais

O circuito utilizado para simular a PLL no software *PSIM* para o caso onde as tensões da rede elétrica são ideais encontra-se na Figura 3.1.




Figura 3.1 - Circuito utilizado nas simulações da PLL com tensões simples da rede elétrica ideais.

Nesta simulação, as tensões da rede elétrica são representadas por três fontes de tensão desfasadas entre si de 120° . Todas as fontes têm uma frequência de 50 Hz e valor de pico igual a 325 V, o que corresponde a 230 V de valor eficaz. Através de dois sensores de tensão são obtidas as tensões compostas v_{ab} e v_{bc} . O bloco “ZOH” é um *Zero-Order Hold* que determina a frequência a que o código contido no bloco “PLL” é executado, ou seja, a 60 kHz neste caso. Os blocos “Kp” e “Ki” representam, respetivamente, os ganhos proporcional e integral do controlo PI (Proporcional-Integral) da PLL, tendo os valores de 0,1 e 500, também respetivamente.

Para estas condições obtiveram-se as formas de onda apresentadas na Figura 3.2. Na Figura 3.2 (a) é apresentada a variável ωt , enquanto que na Figura 3.2 (b) são apresentadas as três ondas sinusoidais das tensões simples da rede elétrica (v_a , v_b e v_c), e as três ondas sinusoidais geradas pela PLL (v_{a_pll} , v_{b_pll} e v_{c_pll}) a partir de ωt . De lembrar que, como a variável ωt representa o ângulo da tensão composta v_{ab} , é necessário retirar 30° (ou $\pi/6$) a ωt para que esta represente o ângulo da fase a, pelo que ωt irá variar apenas de $(-\pi/6)$ a $(2\pi - \pi/6)$.




Figura 3.2 – Resultados de simulação da PLL com condições ideais da rede elétrica: (a) ωt ; (b) Tensões simples da rede elétrica e tensões geradas pela PLL.

Como se pode verificar, ambos os gráficos apresentam os primeiros 0,1 s da simulação, que correspondem aos cinco primeiros ciclos da rede elétrica. Pode-se constatar que a partir do instante 0,06 s a PLL já se fixou com sucesso na frequência e nas fases simples da rede elétrica. Isto é, a partir deste instante ωt varia entre os valores esperados, tem a forma de onda (dente-de-serra) e a frequência (50 Hz) pretendidas, e encontra-se em fase com o ângulo da tensão simples v_a . Logo, a partir do instante 0,06 s as tensões geradas pela PLL são sinusoidais, têm uma frequência de 50 Hz, e estão em fase com as respetivas tensões simples da rede elétrica.

3.2.2. Simulação da PLL com Tensões da Rede Elétrica Não-Ideais

Nesta simulação as tensões da rede elétrica não são apenas sinusoides perfeitas com uma frequência de 50 Hz. Desta vez, a rede elétrica é representada por mais duas fontes de tensão em série com cada uma das fontes de tensão utilizadas anteriormente. Essas fontes adicionais terão frequências que são múltiplos inteiros de 50 Hz, e terão valor eficaz inferior ao das fontes originais, simulando assim a presença de harmónicas de tensão na rede elétrica. O circuito utilizado nesta simulação está apresentado na Figura 3.3.




Figura 3.3 - Circuito utilizado nas simulações da PLL com tensões da rede elétrica não-ideais.

As harmónicas introduzidas na rede elétrica são de quinta (250 Hz) e de décima primeira (550 Hz) ordem, o que corresponde a harmónicas de sequência negativa. Os resultados da simulação deste circuito encontram-se na Figura 3.4.




Figura 3.4 - Resultados de simulação da PLL com condições não-ideais da rede elétrica: (a) ωt ; (b) Tensões simples da rede elétrica e tensões geradas pela PLL.

Na Figura 3.4 encontram-se os 0,1 s iniciais da simulação, coincidentes com os cinco primeiros ciclos da rede elétrica, tal como na simulação anterior. É possível verificar na Figura 3.4 (a) que ωt continua a variar de forma satisfatória, pois tem uma evolução igual à verificada na Figura 3.2 (a), relativa à simulação anterior. Quanto às tensões da rede elétrica, é notável a presença das harmónicas que foram introduzidas, que resultam numa THD (*Total Harmonic Distortion* – taxa de distorção harmónica total) de aproximadamente 18%. Ainda assim, a partir do instante 0,06 s, as tensões geradas pela PLL continuam sinusoidais, com a frequência pretendida, e em fase com as respetivas tensões simples da rede elétrica. Deste modo, comprova-se que a PLL

simulada tem resultados satisfatórios, tanto para tensões da rede elétrica ideais, como distorcidas.

3.3. Simulações do Algoritmo Baseado na Teoria $p-q$

O algoritmo baseado na Teoria $p-q$ é responsável por calcular as correntes que devem ser geradas pelo inversor para compensar as componentes indesejadas do sistema elétrico em questão, necessitando de informações sobre as tensões da rede elétrica e sobre as correntes consumidas pela carga. Foram efetuadas várias simulações deste algoritmo para verificar o seu funcionamento em diversas situações. Nestas simulações as correntes calculadas não são injetadas no sistema elétrico, sendo apenas subtraídas às correntes da fonte correspondentes. Analisando o resultado destas subtrações é possível verificar se a compensação foi calculada corretamente.

De seguida são apresentados os resultados obtidos nas simulações do algoritmo baseado na Teoria $p-q$.

3.3.1. Simulação do Algoritmo Baseado na Teoria $p-q$: Cálculo das Correntes de Referência de Compensação para uma Carga Trifásica RL (Carga Linear)

O circuito utilizado nesta simulação é mostrado na Figura 3.5. A rede elétrica é constituída apenas por uma fonte de tensão trifásica com valor eficaz de 400 V (fase-fase) e frequência de 50 Hz. Foi colocado um componente RL série em cada fase como impedância de linha, com os valores de $0,01 \Omega$ e $50 \mu\text{H}$. A carga, tal como foi referido, é uma carga RL trifásica com fator de potência indutivo de 0,4. Para obter este valor de fator de potência foram colocadas em série uma resistência de $5,774 \Omega$ e uma bobina com um valor de indutância de $42,109 \text{ mH}$, por fase. O algoritmo baseado na Teoria $p-q$ é executado no bloco de código “Teoriapq”, que recebe como entradas as três tensões da rede elétrica (cada uma lida por um sensor de tensão) e as três correntes consumidas pela carga (cada uma lida por um sensor de corrente). Existe ainda um bloco “ZOH” na primeira entrada do bloco de código “Teoriapq”, para que o código seja executado à frequência do bloco “ZOH”, ou seja, a 60 kHz. Como saídas, o bloco “Teoriapq” tem as três correntes de referência de compensação ($i_{ca_asterisco}$, $i_{cb_asterisco}$ e $i_{cc_asterisco}$) calculadas pelo algoritmo baseado na Teoria $p-q$, correntes essas que quando subtraídas às respetivas correntes da fonte (i_a , i_b e i_c), efetuam a compensação das componentes indesejadas do sistema elétrico.




Figura 3.5 - Circuito utilizado na simulação da Teoria $p-q$: cálculo das correntes de referência de compensação para uma carga trifásica RL (carga linear).

Para visualizar o comportamento deste sistema elétrico sem ser compensado, são apresentadas na Figura 3.6 a corrente e a tensão da fase a . Apenas foram apresentadas as ondas relativas à fase a , visto que nas restantes fases o resultado é semelhante. Como se pode observar, a corrente encontra-se atrasada em relação à tensão. Com recurso a uma função do software *PSIM*, foi calculado o desfaseamento entre estas duas ondas, obtendo-se o valor de aproximadamente 66° .




Figura 3.6 - Formas de onda da tensão e da corrente da fase a das simulações do algoritmo baseado na Teoria $p-q$ para uma carga trifásica RL (carga linear).

De seguida, é necessário verificar se as correntes de referência de compensação (i_{ca}^* , i_{cb}^* e i_{cc}^*) foram corretamente calculadas pelo algoritmo baseado na Teoria $p-q$. Após a compensação, as correntes das fases devem ficar em fase com as respetivas tensões, devem ter uma forma sinusoidal e uma amplitude inferior à amplitude que possuíam antes da compensação.

Para obter a corrente de uma dada fase da rede elétrica após a compensação, basta lhe subtrair a respetiva corrente de referência de compensação calculada pelo algoritmo baseado na Teoria $p-q$. Visto que os resultados desta simulação são semelhantes para as

três fases, apenas é apresentado o resultado para a fase a , resultado esse que se encontra na Figura 3.7.




Figura 3.7 - Formas de onda da corrente e da tensão da fase a , após a compensação da carga trifásica RL (carga linear).

Como se pode verificar, a corrente da fase a da rede após compensação (a azul) tem uma forma sinusoidal, encontra-se em fase com a respetiva tensão e tem uma amplitude inferior (aproximadamente 10 A) àquela que tinha antes da compensação (aproximadamente 20 A). Logo, é possível concluir que o algoritmo baseado na Teoria $p-q$ está a efetuar corretamente o cálculo das correntes de referência de compensação para este sistema elétrico.

3.3.2. Simulação do Algoritmo Baseado na Teoria $p-q$: Cálculo das Correntes de Referência de Compensação para um Retificador Trifásico com Carga RL (Carga Não Linear)

Neste item é apresentada a simulação do algoritmo baseado na Teoria $p-q$ relativa ao cálculo das correntes de referência de compensação para um retificador trifásico com carga RL. O circuito utilizado para esta simulação encontra-se na Figura 3.8.




Figura 3.8 - Circuito utilizado na simulação do algoritmo baseado na Teoria $p-q$: cálculo das correntes de referência de compensação para um retificador trifásico com carga RL (carga não linear).

Como se pode verificar, o circuito de simulação é bastante semelhante ao utilizado na simulação para uma carga trifásica RL (item 3.3.1). Neste caso, encontra-se ligado à rede elétrica um retificador trifásico, representado pelo bloco com o símbolo do diodo. A carga do retificador trifásico é uma resistência de $37,5 \Omega$ em série com uma bobina com um valor de indutância de 146 mH . Por fim, em cada uma das entradas do retificador trifásico encontra-se um modelo de uma bobina, colocada para aproximar os valores de di/dt das correntes consumidas aos valores de casos reais. Este modelo é composto por uma resistência de $0,001 \Omega$ em série com uma bobina com um valor de indutância de 5 mH .

Na Figura 3.9 são apresentadas as correntes da fonte (Figura 3.9 (a)) e a corrente consumida pela carga do retificador trifásico (Figura 3.9 (b)). É possível verificar que a corrente consumida pela carga do retificador tem uma amplitude ligeiramente inferior a 14 A . Por sua vez, as correntes da fonte estão bastante distorcidas, apresentando uma THD de aproximadamente $22,5\%$ (calculado através da ferramenta do software *PSIM*).




Figura 3.9 - Formas de onda: (a) Correntes da fonte; (b) Corrente consumida pela carga do retificador trifásico.

Para verificar se o algoritmo baseado na Teoria $p-q$ está a calcular corretamente as correntes de referência de compensação, estas são subtraídas às correntes da fonte das respectivas fases. Caso as correntes resultantes tenham uma forma sinusoidal e estejam em fase com as respectivas tensões, pode-se concluir que o algoritmo implementado com base na Teoria $p-q$ está a funcionar corretamente.

Visto que, os resultados obtidos são semelhantes para as três fases, apenas são apresentados os resultados para a fase a . Estes resultados encontram-se na Figura 3.10.




Figura 3.10 - Formas de onda da corrente e da tensão da fase a , após a compensação de um retificador trifásico com carga RL (carga não linear).

A corrente da fase a da rede elétrica após a compensação tem uma forma sinusoidal e encontra-se em fase com a tensão. Assim, pode-se concluir que o algoritmo baseado na Teoria $p-q$ está a calcular corretamente as correntes de referência de compensação para este sistema elétrico.

3.4. Simulações da Modulação Vetorial

A Modulação Vetorial modela uma determinada corrente de referência \vec{I}_{ref} através dos seis setores que compõem o espaço vetorial. Num determinado instante, a corrente \vec{I}_{ref} encontra-se num certo setor, sendo que a modulação é feita através dos dois vetores ativos que delimitam o setor e mais um vetor não-ativo.

Adicionalmente, na Modulação Vetorial é aconselhada a utilização de uma frequência de modulação que seja um múltiplo inteiro de 6 da frequência que se pretende modular [2]. No caso desta Dissertação, em que se pretende implementar um Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente, é necessário modular várias frequências. Assim, optou-se por definir a frequência de modulação como um múltiplo inteiro de 6 da frequência da componente fundamental (50 Hz). Tendo isto em conta, juntamente com a frequência máxima de comutação de IGBTs e os resultados de simulação, a frequência de modulação escolhida foi de 18 kHz. Por sua vez, baseado nos resultados obtidos nas simulações, o código principal é executado a uma frequência de 60 kHz.

3.4.1. Simulação da Modulação Vetorial para Sinais de Referência Sinusoidais, Desfasados de 120°

Nesta simulação, a Modulação Vetorial deverá sintetizar apenas três ondas sinusoidais desfasadas de 120° entre si. O circuito utilizado nesta simulação encontra-se na Figura 3.11, sendo que todos os componentes utilizados nas simulações possuem características ideais.




Figura 3.11 - Circuito utilizado na simulação de geração de ondas sinusoidais, utilizando a Modulação Vetorial.

O sinal de referência para cada uma das ondas é fornecido por uma fonte de tensão ideal. O inversor presente nesta figura utiliza uma fonte de corrente ideal no barramento CC, sendo que esta fonte é utilizada em todas as simulações até que seja introduzido o controlo de corrente do barramento CC. O inversor possui uma particularidade: os díodos da parte inferior dos braços do inversor encontram-se antes dos IGBTs (visto de cima para baixo). A razão desta está relacionada com a implementação do hardware do inversor. A colocação dos díodos da parte de baixo de cada braço do inversor antes dos IGBTs, permite que o circuito de *drive* dos mesmos seja mais simplificado, por exemplo a nível da quantidade de componentes. Este aspeto é explicado em maior detalhe no capítulo da implementação do hardware.

Na saída do inversor encontram-se os filtros passivos e de seguida a carga. Esta última é trifásica, puramente resistiva, ligada em estrela (sem neutro). O valor de cada resistência de carga é de 10Ω . Os filtros passivos são responsáveis pela eliminação do ruído de alta frequência produzido pelas comutações dos semicondutores. Os filtros são compostos por uma resistência ($1,5 \Omega$), um condensador ($50 \mu\text{F}$) e uma bobina (1 mH) por fase. A resistência é colocada em série com o condensador, e este conjunto é ligado em paralelo à saída do inversor. De seguida, a bobina é ligada em série com a respetiva saída do inversor. A escolha dos valores dos componentes dos filtros passivos foi feita

com base nas simulações efetuadas. Os valores escolhidos foram aqueles que apresentaram melhor resposta para as diferentes situações simuladas, tendo em consideração que deveriam ser utilizados valores existentes no mercado e que pudessem ser aplicados na implementação do inversor.

O controlo encontra-se dividido da seguinte forma: o código principal encontra-se num bloco de código denominado de “SVM”; e a implementação dos tempos de cada vetor é executada numa rotina de interrupção, presente no bloco de código denominado de “Interrupcao”. De notar que o sufixo “_int” presente em certas variáveis, pontos de medição ou *labels*, indica que a variável é relativa ao bloco “Interrupcao”.

Para simular as condições de uma rotina de interrupção foram introduzidas algumas variáveis para impedir que o código principal seja executado ao mesmo tempo que a rotina de interrupção e vice-versa. A variável *recalcular_int* determina se o código principal pode ser executado, e caso esta possua o valor 1, o código principal é executado. No final, a variável *recalcular_int* toma o valor 0 e a variável *arranque_int* toma o valor 1. Visto que a variável *arranque_int* possui o valor 1, a rotina de interrupção pode ser iniciada. No final da implementação dos tempos, a variável *arranque_int* toma o valor 0 (impedindo a execução da interrupção) e a variável *recalcular_int* toma o valor 1 (permitindo a execução do código principal).

Adicionalmente, tal como na maioria dos casos, a rotina de interrupção é executada a uma frequência superior à do código principal, pelo que os blocos “ZOH” presentes em algumas entradas dos blocos de código são responsáveis por essa função. Logo, é possível verificar que o código principal é executado a uma frequência de 60 kHz, enquanto que a rotina de interrupção é executada a 480 kHz, como referido anteriormente.

Na Figura 3.12 são apresentados os três sinais de referência (Ref_a , Ref_b e Ref_c), juntamente com as respetivas correntes de saída do inversor (i_{a_inv} , i_{b_inv} e i_{c_inv}), resultantes da simulação do circuito da Figura 3.11.




Figura 3.12 – Formas de onda: (a) Referência e corrente de saída do inversor da fase *a*; (b) Referência e corrente de saída do inversor da fase *b*; (c) Referência e corrente de saída do inversor da fase *c*.

Como se pode verificar, as correntes possuem a amplitude e a frequência iguais às dos sinais de referência. Contudo, apesar de as correntes de saída do inversor estarem desfasadas 120° entre si, existe um pequeno desfasamento entre a onda de referência e a respetiva corrente de saída devido aos filtros passivos. Este desfasamento foi corrigido com a implementação da realimentação das correntes de saída, descrita posteriormente nesta Dissertação.

Na Figura 3.13 encontram-se as evoluções das variáveis *teta* (Figura 3.13 (a)) e *setor* (Figura 3.13 (b)) para a simulação da Modulação Vetorial com sinais de referência sinusoidais.




Figura 3.13 – Formas de onda de variáveis da simulação da Modulação Vetorial para sinais de referência sinusoidais: (a) $teta$; (b) $setor$.

Visto que os sinais de referência são sinusoides puras desfasadas de 120° , o vetor \vec{I}_{ref} tem uma amplitude fixa (Figura 3.13 (a)) e gira a uma velocidade angular fixa, ω . Logo, este deve percorrer todos os setores do espaço vetorial durante um ciclo da rede elétrica (20 ms) e deve permanecer durante o mesmo período de tempo em cada setor. Assim sendo, como a variável $teta$ é convertida para a gama $[-\pi; \pi]$, esta varia de acordo com uma onda dente-de-serra entre a sua gama de valores, tal como se verifica na Figura 3.13 (a). Quanto à variável $setor$, esta deve ter uma forma de onda semelhante aos degraus de uma escada, em que cada degrau representa um setor. A escada formada pela evolução da variável $setor$ tem o sentido ascendente, pois a sequência de fases dos sinais de referência é coincidente com as fases $a-b-c$ da rede elétrica. Caso a sequência das fases dos sinais de referência fosse oposta à da rede elétrica, ou seja $a-c-b$, a escada teria o sentido descendente. Por fim, a escada deverá ser recomeçada no primeiro degrau assim que seja finalizado o sexto degrau. Estas características são verificadas na Figura 3.13 (b).

Outro aspeto importante a verificar são os tempos da Modulação Vetorial. Estes são calculados através das equações (2.50), (2.51) e (2.52) apresentadas no Capítulo 2, contudo são necessários alguns cuidados. Apesar das equações garantirem que a soma dos três tempos é igual ao período de modulação, isso pode não se verificar caso o valor da variável $teta$ não esteja dentro de certos limites. Aquando de algumas simulações, foi encontrado o problema de a variável $teta$ trocar várias vezes de setor num curto período de tempo devido à presença de harmónicas nos sinais de referência, o que

levava a que a qualidade das ondas sintetizadas diminuísse. Para tentar evitar essas comutações, foi introduzida uma margem de histerese entre os setores do espaço vetorial. Contudo, essa margem de histerese levava a que as equações dos tempos de cada vetor pudessem ter valores negativos, o que não é aceitável.

Outro problema relacionado com a Modulação Vetorial encontrado durante as simulações foi a forma escolhida para implementar os tempos. Como foi referido anteriormente, a forma escolhida foi a contagem do número de vezes que o código da rotina de interrupção era executada (sem ter em conta os tempos de execução das linhas de código). Porém, essa contagem não permite implementar as casas decimais dos tempos. Isto é, caso um dos tempos a implementar fosse 20,5 μs , teriam de ser contadas 20 ou 21 iterações (*steps*) do código, podendo resultar em períodos de modulação diferentes. A solução adotada para este problema consiste em determinar o número máximo de iterações que são necessárias para completar um período de modulação, e atribuir um número de iterações proporcional ao tempo a implementar. Contudo, este processo só é aplicado aos tempos t_1 e t_2 . O número de iterações do tempo t_0 é obtido através da subtração do número de iterações atribuído a t_1 e a t_2 ao valor máximo de iterações. Assim, garante-se que o número de *steps* utilizados num período de modulação é constante.

A evolução das variáveis t_1 , t_2 e t_0 para esta simulação da Modulação Vetorial, ou seja, para a geração de correntes com sinais de referência sinusoidais desfasados de 120° , encontra-se na Figura 3.14. Verifica-se que a evolução dos valores de t_1 , t_2 e t_0 é periódica, com frequência 6 vezes superior à frequência dos sinais de referência (50 Hz). Isto deve-se ao facto de o vetor \vec{I}_{ref} percorrer todos os vetores da mesma forma durante um ciclo dos sinais de referência (20 ms), logo, os tempos são idênticos para todos os setores e replicam-se a cada $1/6$ do período dos sinais de referência.




Figura 3.14 – Formas de onda da simulação da Modulação Vetorial para sinais de referência sinusoidais: (a) t_1 ; (b) t_2 ; (c) t_0 .

As variáveis t_1 , t_2 e t_0 têm um número de *steps* proporcional a cada uma delas, apresentados na Figura 3.15.




Figura 3.15 - Formas de onda da simulação da Modulação Vetorial para sinais de referência sinusoidais: (a) $steps_{t_1_int}$; (b) $steps_{t_2_int}$; (c) $steps_{t_0_int}$.

Tal como se pretende, as variáveis $steps_{t_1_int}$, $steps_{t_2_int}$ e $steps_{t_0_int}$ (de relembrar que o sufixo “_int” refere-se ao facto de as variáveis estarem relacionadas com a rotina de interrupção) têm evoluções semelhantes às variáveis t_1 , t_2 e t_0 , respetivamente.

Por fim, é necessário verificar se o período de modulação utilizado é constante. Caso assim seja, a soma das variáveis t_1 , t_2 e t_0 , assim como a soma das variáveis $steps_{t_1_int}$, $steps_{t_2_int}$ e $steps_{t_0_int}$ deverá também ser constante. Estas duas somas estão presentes na Figura 3.16.




Figura 3.16 - Formas de onda da simulação da Modulação Vetorial para sinais de referência sinusoidais: (a) Soma das variáveis t_1 , t_2 e t_0 ; (b) Soma das variáveis $steps_{t_1_int}$, $steps_{t_2_int}$ e $steps_{t_0_int}$.

Como se pode observar na Figura 3.16, a soma das variáveis t_1 , t_2 e t_0 tem valor constante, igual a $55,6 \mu\text{s}$ (correspondente a uma frequência de 18 kHz). Por sua vez, a soma das variáveis $steps_{t_1_int}$, $steps_{t_2_int}$ e $steps_{t_0_int}$ é também constante e igual a 27 (número máximo de *steps* para implementar um período de modulação de $55,6 \mu\text{s}$). Assim, pode-se concluir que o período de modulação utilizado nesta simulação da Modulação Vetorial é constante.

3.4.2. Simulação da Modulação Vetorial para Sinais de Referência com Harmónicas

Desta vez, a Modulação Vetorial deverá sintetizar sinais com harmónicas, em adição à componente fundamental (50 Hz). Para isso, foi introduzida uma fonte ideal de tensão em série com cada uma das fontes de tensão utilizadas para gerar os sinais de referência na simulação anterior, tal como se pode verificar na Figura 3.17.




Figura 3.18 – Formas de onda da simulação da Modulação Vetorial para sinais de referência com harmónicas: (a) Sinal de referência e corrente de saída da fase *a*; (b) Sinal de referência e corrente de saída da fase *b*; (c) Sinal de referência e corrente de saída da fase *c*.

Quanto à evolução das variáveis *teta* e *setor*, esta encontra-se na Figura 3.19.




Figura 3.19 – Formas de onda da simulação da Modulação Vetorial para sinais de referência com harmónicas: (a) *teta*; (b) *setor*.

Como se pode verificar, a variável *teta* já não é uma onda dente-de-serra simples, incluindo alguma ondulação, devido à presença das harmónicas introduzidas nos sinais de referência. Contudo, a forma de onda gerada pela evolução da variável *setor* continua igual à da simulação anterior.

A evolução das variáveis t_1 , t_2 e t_0 durante a simulação é apresentada na Figura 3.20.




Figura 3.20 - Formas de onda da simulação da Modulação Vetorial para sinais de referência com harmónicas: (a) t_1 ; (b) t_2 ; (c) t_0 .

É possível observar que a frequência das variáveis apresentadas na Figura 3.20 é 6 vezes superior à frequência fundamental dos sinais de referência (50 Hz), tal como acontecia na simulação anterior. Isto deve-se ao facto de i_{ref} ser periódica, com uma frequência 6 vezes superior à frequência fundamental dos sinais de referência, e à forma de onda da variável $setor$. Esta indica que apesar da presença de harmónicas, todos os setores são percorridos em intervalos de tempo iguais, pelo que a evolução dos tempos t_1 , t_2 e t_0 se replica com uma frequência de 300 Hz.

Tal como se sucedia na simulação do item anterior, as variáveis $steps_{t_1_{int}}$, $steps_{t_2_{int}}$ e $steps_{t_0_{int}}$ devem ter formas de onda semelhantes às das variáveis t_1 , t_2 e t_0 , o que é comprovado com a comparação entre a Figura 3.20 e a Figura 3.21.




Figura 3.21 – Formas de onda da simulação da Modulação Vetorial para sinais de referência com harmônicas: (a) $steps_{t_1_int}$; (b) $steps_{t_2_int}$; (c) $steps_{t_0_int}$.

Por fim, são apresentadas na Figura 3.22 as somas das variáveis t_1 , t_2 e t_0 e das variáveis $steps_{t_1_int}$, $steps_{t_2_int}$ e $steps_{t_0_int}$.




Figura 3.22 - Formas de onda da simulação da Modulação Vetorial para sinais de referência com harmônicas: (a) Soma das variáveis t_1 , t_2 e t_0 ; (b) Soma das variáveis $steps_{t_1_int}$, $steps_{t_2_int}$ e $steps_{t_0_int}$.

É possível verificar que ambas as somas têm valores constantes e iguais aos da simulação anterior. Logo, o período de modulação utilizado nesta simulação da Modulação Vetorial é constante, tal como pretendido.

3.4.3. Simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a Compensar uma Carga RL Trifásica (Carga Linear)

Nesta simulação pretende-se efetuar a compensação de uma carga RL trifásica. O código principal inclui o algoritmo implementado com base na Teoria $p-q$, a Modulação Vetorial, a PLL (implementada com base na teoria apresentada) e a realimentação das correntes de saída. A PLL recebe informação sobre as tensões simples (v_a , v_b e v_c) da rede elétrica através de sensores de tensão. Com base nessa informação, esta deverá gerar três ondas sinusoidais puras (v_{a_pll} , v_{b_pll} e v_{c_pll}), desfasadas de 120° , e em fase com as tensões simples da rede elétrica. De seguida, estas tensões são introduzidas no algoritmo baseado na Teoria $p-q$, que recebe também informação sobre as correntes da carga. Com base em toda esta informação, o algoritmo baseado na Teoria $p-q$ calcula as correntes de referência de compensação (i_{ca}^* , i_{cb}^* e i_{cc}^*). De seguida, as correntes geradas pelo inversor (i_{a_inv} , i_{b_inv} e i_{c_inv}), já após terem percorrido os filtros passivos à saída do mesmo, são introduzidas no sistema de controlo. Essas correntes são transformadas para as suas componentes α - β e são efetuados dois controlos PI, um em cada uma dessas componentes. Isto é, a componente α das correntes de saída do inversor é utilizada num controlo PI em conjunto com a componente α das correntes de referência de compensação calculadas pelo algoritmo baseado na Teoria $p-q$, e o mesmo acontece para as componentes β destas correntes. As saídas destes controlos PI são utilizadas para calcular a corrente de referência da Modulação Vetorial, i_{ref} , de acordo com a equação:

$$i_{ref} = \sqrt{i_{ref\alpha_PI}^2 + i_{ref\beta_PI}^2} \quad (3.1)$$

O circuito utilizado nesta simulação é apresentado na Figura 3.23. A carga RL trifásica é composta pela ligação em estrela, sem neutro, da série de uma resistência com uma bobina. A resistência tem o valor de $5,774 \Omega$ e a bobina tem uma indutância de $42,109 \text{ mH}$, perfazendo um fator de potência indutivo de $0,4$. A fonte de corrente ideal colocada no barramento CC tem amplitude de 25 A .




Figura 3.23 – Circuito utilizado na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar uma carga RL trifásica (carga linear).

Na Figura 3.24 são apresentadas as correntes fornecidas pela rede elétrica (i_a , i_b , i_c) para alimentar esta carga, assim a tensão e a corrente da fase a da rede elétrica.




Figura 3.24 – Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar uma carga RL trifásica (carga linear): (a) Correntes da rede elétrica; (b) Corrente e tensão da fase a .

A Figura 3.24 (b) permite verificar que este sistema tem fator de potência indutivo, pois a corrente aparece consideravelmente atrasada em relação à tensão.

Apesar de as correntes fornecidas à Modulação Vetorial pelo algoritmo baseado na Teoria $p-q$ estarem nas componentes $\alpha-\beta$, estas são apresentadas nas componentes $a-b-c$ (Figura 3.25), pois torna-se mais fácil a sua comparação com as correntes sintetizadas pelo inversor.




Figura 3.25 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar uma carga RL trifásica (carga linear): correntes de referência de compensação nas componentes $a-b-c$.

Na Figura 3.26 é possível observar a comparação entre cada corrente de referência de compensação (i_{ca}^* , i_{cb}^* e i_{cc}^*) com a respetiva corrente sintetizada (i_{a_inv} , i_{b_inv} e i_{c_inv}).




Figura 3.26 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar uma carga RL trifásica (carga linear): (a) Corrente de referência de compensação e corrente sintetizada da fase a ; (b) Corrente de referência de compensação e corrente sintetizada da fase b ; (c) Corrente de referência de compensação e corrente sintetizada da fase c .

É possível observar que excluindo os instantes iniciais da simulação, as correntes sintetizadas pelo inversor se sobrepõem às correntes de referência de compensação, comprovando o correto cálculo e implementação da Modulação Vetorial.

Por fim, as correntes da rede elétrica após a compensação são apresentadas na Figura 3.27 em conjunto com a tensão da respectiva fase.




Figura 3.27 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar uma carga RL trifásica (carga linear): (a) Tensão e corrente da fase *a* após a compensação; (b) Tensão e corrente da fase *b* após a compensação; (c) Tensão e corrente da fase *c* após a compensação.

É possível verificar que a partir de sensivelmente dois ciclos da rede elétrica (40 ms), as correntes ficam em fase com as respectivas tensões, e que para além do ruído das comutações as correntes têm forma de onda sinusoidal. Verifica-se ainda que a amplitude das correntes diminui, pois antes da compensação estas tinham um valor de pico de aproximadamente 20 A, e após a compensação têm aproximadamente 10 A de pico.

Deste modo, comprova-se que o algoritmo implementado é capaz de calcular as correntes de referência de compensação e de as sintetizar com sucesso.

3.4.4. Simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a Compensar um Retificador Trifásico com Carga RL (Carga Não Linear)

Esta simulação é muito semelhante à anterior, sendo que as diferenças apenas se verificam na carga utilizada e no valor de corrente do barramento CC (nesta simulação é de 15 A). O circuito utilizado é apresentado na Figura 3.28.




Figura 3.28 - Circuito utilizado na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar um retificador trifásico com carga RL (carga não linear).

O retificador trifásico é completamente não controlado (composto apenas por díodos) e a carga colocada no seu lado CC é uma resistência de 37,5 Ω em série com uma bobina de 146 mH. Estes valores foram escolhidos para uma corrente de 14 A no lado CC do retificador. Para que os valores de di/dt das correntes de entrada do retificador sejam mais aceitáveis em comparação com casos reais, foi colocada uma resistência em série com uma bobina em cada entrada do retificador, com os respetivos valores de 0,001 Ω e 5 mH.

As correntes fornecidas pela rede elétrica (i_a , i_b e i_c) quando alimenta esta carga são apresentadas na Figura 3.29 (a). Na Figura 3.29 (b) encontram-se a corrente e a tensão da fase a deste sistema.




Figura 3.29 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente da Modulação Vetorial a compensar um retificador trifásico com carga RL (carga não linear): (a) Correntes da rede elétrica; (b) Corrente e tensão da fase a .

Como se pode verificar as correntes estão bastante distorcidas, contendo harmónicas para além da componente fundamental (50 Hz).

As correntes calculadas pelo algoritmo baseado na Teoria $p-q$ são apresentadas na Figura 3.30 em três gráficos separados, para uma mais fácil visualização das mesmas.




Figura 3.30 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar um retificador trifásico com carga RL (carga não linear): (a) Corrente de referência de compensação da fase a ; (b) Corrente de referência de compensação da fase b ; (c) Corrente de referência de compensação da fase c .

Como as correntes consumidas pela carga tinham conteúdo harmónico para além da componente fundamental, as correntes de referência de compensação calculadas pelo algoritmo baseado na Teoria $p-q$ possuem também harmónicas.

De seguida, são comparadas as correntes de referência de compensação (i_{ca}^* , i_{cb}^* e i_{cc}^*) com as correntes sintetizadas pelo inversor, depois de passarem pelos filtros passivos (i_{a_inv} , i_{b_inv} e i_{c_inv}). Essa comparação é efetuada na Figura 3.31.




Figura 3.31 – Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar um retificador trifásico com carga RL (carga não linear): (a) Corrente de referência de compensação e corrente sintetizada da fase a ; (b) Corrente de referência de compensação e corrente sintetizada da fase b ; (c) Corrente de referência de compensação e corrente sintetizada da fase c .

É possível verificar que excetuando o início da simulação, as correntes sintetizadas pelo inversor seguem as correntes de referência de compensação com bastante precisão.

Por fim, cada uma das correntes da rede eléctrica após a compensação, assim como as tensões das respetivas fases, são apresentadas na Figura 3.32.




Figura 3.32 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente a compensar um retificador trifásico com carga RL (carga não linear): (a) Tensão e corrente da fase *a* após a compensação; (b) Tensão e corrente da fase *b* após a compensação; (c) Tensão e corrente da fase *c* após a compensação.

Como se pode verificar, após dois ciclos da rede elétrica (40 ms) as correntes possuem uma forma de onda sinusoidal e estão em fase com as respetivas tensões.

Assim, comprova-se o correto funcionamento do algoritmo implementado, tanto no cálculo das correntes de referência de compensação, como na sua sintetização.

3.4.5. Simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (Incluindo o Controlo de Corrente do Barramento CC) a Compensar uma Carga RL Trifásica (Carga Linear)

Esta simulação integra todas as funcionalidades simuladas anteriormente, diferenciando-se da simulação apresentada no item 3.4.3 pelo facto de ser efetuado o controlo de corrente do barramento CC. Para isso, a fonte de corrente do barramento CC foi substituída por um modelo de uma bobina, que consiste na série de uma resistência com uma bobina. Os valores dos componentes deste modelo são baseados numa bobina presente no laboratório que foi anteriormente utilizada para a mesma função numa outra

tese de mestrado. Deste modo, é possível efetuar uma melhor comparação entre os resultados obtidos nas simulações com os resultados experimentais.

O controlo de corrente no barramento CC consiste em carregar e manter a corrente do barramento CC com o nível desejado, tanto no início de operação como durante o funcionamento do inversor. O carregamento do barramento CC deve ser feito de forma que as correntes consumidas sejam sinusoidais, equilibradas e com fator de potência unitário. É utilizado um controlo PI que recebe o valor de referência e o valor real da corrente do barramento CC, e a sua saída (p_{reg}) é introduzida como uma potência ativa a compensar pelo algoritmo baseado na Teoria $p-q$, logo, esta será pedida à rede elétrica de tal forma que as correntes que a compõem têm as características acima referidas. Desta forma, a potência real instantânea a compensar, calculada pelo algoritmo baseado na Teoria $p-q$, passa a ser definida por:

$$p^* = \tilde{p} - p_{reg} \quad (3.2)$$

A calibração do controlo PI deve garantir o valor de corrente pretendido (tendo em conta uma margem de erro admissível), e regimes transitório e permanente aceitáveis. Caso o controlo PI fosse ajustado para apenas uma das cargas utilizadas, os valores dos ganhos seriam diferentes. Contudo, pretende-se que o controlo PI tenha ganhos tais que apresentem resultados aceitáveis para ambas as cargas (carga RL trifásica e retificador trifásico com carga RL), sem necessidade de os alterar. Tendo estes aspetos em conta, foram definidos os ganhos K_p e K_i deste controlo PI, com os valores de 1 e 0,0001, respetivamente. Estes valores foram os que melhor satisfizeram as condições acima referidas.

O circuito utilizado nesta simulação está apresentado na Figura 3.33. Em comparação com o circuito da Figura 3.23, relativo à simulação do item 3.5.3, este circuito difere no barramento CC e no código implementado no bloco “SVM”, que foi adaptado para incluir o controlo de corrente do barramento CC. Como foi referido anteriormente, os valores dos componentes do modelo que compõem a bobina do barramento CC foram baseados em testes efetuados a uma bobina, também utilizada num Inversor Tipo Fonte de Corrente no GEPE-UM. Deste modo, o modelo é constituído por uma resistência de 0,46 Ω e uma bobina de 128 mH.




Figura 3.33 - Circuito utilizado na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica com (carga linear).

As correntes consumidas pela carga utilizada nesta simulação são iguais às apresentadas na Figura 3.24, relativas ao item 3.4.3. Contudo, como agora são pedidas correntes à rede para carregar o barramento CC, as correntes da fonte são diferentes, como se pode verificar na Figura 3.34 (a).




Figura 3.34 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica (carga linear): (a) Correntes da rede elétrica; (b) Corrente e tensão da fase *a*.

De notar que a compensação da carga ainda não foi iniciada, pois o barramento CC ainda não carregou, pelo que as correntes da fonte não se encontram em fase com as respetivas tensões.

Como se pode constatar, as correntes têm formas de onda diferentes em relação às correntes da Figura 3.24, especialmente nos primeiros 40 ms da simulação. Esta diferença deve-se ao carregamento do barramento CC, apresentado na Figura 3.35. O valor de referência deste controlo é 25 A, contudo este valor é ultrapassado na fase inicial da simulação devido a um *overshoot*. Este *overshoot* ocorre nos primeiros 50 ms da simulação, e explica o facto de as correntes fornecidas pela fonte serem superiores nesse período da simulação. A razão da existência deste *overshoot* é o compromisso efetuado nos ganhos para a compatibilidade com as duas cargas utilizadas.




Figura 3.35 – Corrente do barramento CC na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica (carga linear).

No instante 0,14 s (último instante de tempo na Figura 3.35), a corrente do barramento CC estabiliza no valor pretendido (25 A), pelo que a compensação do sistema só é iniciada nesse instante.

De seguida, na Figura 3.36, são apresentadas as correntes de referência de compensação calculadas pelo algoritmo baseado na Teoria *p-q*. Até ao instante 0,14 s estas correntes resultam apenas do carregamento do barramento CC. A partir desse instante as correntes representam o carregamento do barramento CC, em conjunto com a compensação da carga.




Figura 3.36 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica (carga linear): correntes de referência de compensação nas componentes *a-b-c*.

É possível observar o aumento da amplitude das correntes no mesmo período em que se verifica o *overshoot* da corrente do barramento CC, assim como o instante em que o algoritmo baseado na Teoria $p-q$ passa a compensar a carga, juntamente com o controlo da corrente do barramento CC.

Na Figura 3.37 é efetuada a comparação entre as correntes de referência de compensação (i_{ca}^* , i_{cb}^* e i_{cc}^*) e as correntes na saída do inversor (i_{a_inv} , i_{b_inv} e i_{c_inv}).




Figura 3.37 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica (carga linear): (a) Corrente de referência de compensação e corrente sintetizada da fase a ; (b) Corrente de referência de compensação e corrente sintetizada da fase b ; (c) Corrente de referência de compensação e corrente sintetizada da fase c .

Para além do início da simulação e do instante em que a compensação é ativada, pode-se verificar que as correntes geradas pelo inversor seguem com bastante precisão as correntes de referência.

Por fim, são apresentadas na Figura 3.38 as três correntes da fonte desde o início da simulação, cada uma em conjunto com a respetiva tensão.




Figura 3.38 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar uma carga RL trifásica (carga linear): (a) Tensão e corrente da fase *a*; (b) Tensão e corrente da fase *b*; (c) Tensão e corrente da fase *c*.

Como se pode observar, existe um aumento da amplitude das correntes da fonte durante o período de tempo relativo ao *overshoot* da corrente do barramento CC. Adicionalmente, verifica-se que até ao instante 0,14 s as correntes da fonte não estão a ser compensadas, pois continuam desfasadas das respetivas tensões. Por fim, no instante 0,14 s é iniciada a compensação do sistema, e no instante 0,15 s este já se encontra compensado, pois as correntes da fonte possuem forma sinusoidal, estão em fase com as respetivas tensões e têm amplitudes menores.

Deste modo, visto que as componentes indesejadas das correntes da fonte foram compensadas, e que a corrente do barramento CC foi controlada com sucesso, valida-se o algoritmo de controlo do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente, incluindo o controlo de corrente do barramento CC.

3.4.6. Simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (Incluindo o Controlo de Corrente do Barramento CC) a Compensar um Retificador Trifásico com Carga RL (Carga Não Linear)

Nesta última simulação, foram incluídas todas as funcionalidades implementadas, tal como no item 3.4.5. Contudo, neste caso, a carga utilizada é o retificador trifásico com a carga RL, e o controlo de corrente do barramento CC tem como referência 15 A. O circuito utilizado nesta simulação encontra-se na Figura 3.39.




Figura 3.39 - Circuito utilizado na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear).

Tal como se sucedia na simulação presente no item 3.5.5, as correntes consumidas pela carga são iguais às das outras simulações que envolvem esta carga. Contudo, como desta vez o controlo de corrente do barramento CC já está implementado, as correntes da fonte são diferentes em relação às outras simulações. Assim, as correntes da fonte (i_a , i_b e i_c) são apresentadas na Figura 3.40, assim como apenas a tensão e corrente da fase a .




Figura 3.40 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear): (a) Correntes da rede elétrica; (b) Corrente e tensão da fase a .

É possível observar um ligeiro aumento da amplitude das correntes da fonte nos primeiros 60 ms, resultante de um *overshoot* na corrente do barramento CC, apresentada na Figura 3.41.




Figura 3.41 - Corrente do barramento CC na simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear).

No instante 0,14 s (último instante da Figura 3.41), o valor de corrente no barramento CC está estabilizado no valor de referência (15 A). Mais uma vez, o *overshoot* verificado deve-se ao compromisso nos valores dos ganhos do controlo PI utilizado no controlo de corrente do barramento CC.

Na Figura 3.42 encontram-se as correntes de referência de compensação calculadas pelo algoritmo baseado na Teoria $p-q$, tendo em conta as correntes pedidas à rede elétrica para carregar o barramento CC.




Figura 3.42 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear): correntes de referência de compensação nas componentes *a-b-c*.

É possível verificar que as correntes da Figura 3.42, até ao instante 0,14 s, refletem as oscilações verificadas na corrente do barramento CC. A partir desse instante as correntes de compensação da carga tornam-se predominantes, apesar de continuar a ser efetuado o controlo da corrente do barramento CC.

De seguida, é realizada a comparação entre estas correntes e as correntes geradas pelo inversor (Figura 3.43).




Figura 3.43 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear): (a) Corrente de referência de compensação e corrente sintetizada da fase *a*; (b) Corrente de referência de compensação e corrente sintetizada da fase *b*; (c) Corrente de referência de compensação e corrente sintetizada da fase *c*.

É possível constatar que excluindo o período inicial da simulação, as correntes sintetizadas pelo inversor seguem as correntes de referência de compensação com bastante precisão.

Por fim, na Figura 3.44 são apresentadas as três correntes da fonte durante todo o período da simulação, cada uma em conjunto com a respetiva tensão.




Figura 3.44 - Formas de onda da simulação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (incluindo o controlo de corrente do barramento CC) a compensar um retificador trifásico com carga RL (carga não linear): (a) Tensão e corrente da fase a ; (b) Tensão e corrente da fase b ; (c) Tensão e corrente da fase c .

Até ao início da compensação do sistema (instante 0,14 s) são visíveis as formas de onda relativas às correntes da carga, apesar de se encontrarem um pouco distorcidas devido às correntes consumidas pelo inversor para carregar o barramento CC. A partir do instante 0,14 s, são necessários apenas aproximadamente 10 ms para que o sistema esteja compensado. Isto é, para que as correntes da fonte assumam formas de onda sinusoidais e para que se encontrem em fase com as respetivas tensões.

Uma vez que as componentes indesejadas das correntes da fonte foram compensadas, e que a corrente do barramento CC foi controlada com sucesso, comprova-se o correto funcionamento do algoritmo de controlo do Filtro Ativo Paralelo

com Inversor Tipo Fonte de Corrente, incluindo o controlo de corrente do barramento CC.

3.5. Conclusões

Neste capítulo foram apresentadas as simulações efetuadas para validar o Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente com controlo de corrente do barramento CC.

Inicialmente, foram apresentadas simulações da *Phase-Locked Loop* (PLL), tendo sido comprovado o funcionamento desta, quer para tensões da rede elétrica ideais, como distorcidas. De seguida, foi simulado o algoritmo baseado na Teoria $p-q$ com diferentes cargas (carga RL trifásica e um retificador trifásico com carga RL). Nestas simulações foi comprovado que este algoritmo calcula corretamente as correntes necessárias para compensar as componentes indesejadas nas correntes da fonte, tornando-as sinusoidais e em fase com as respetivas tensões. Seguidamente, foram efetuadas simulações com a Modulação Vetorial. Numa fase inicial, a Modulação Vetorial tinha apenas que gerar ondas baseadas em referências pré-definidas. Posteriormente, a Modulação Vetorial foi integrada com a PLL, com o algoritmo baseado na Teoria $p-q$ e com a realimentação das correntes de saída do inversor. Nestas simulações foi comprovado que este conjunto é capaz de efetuar uma correta compensação das componentes indesejadas das correntes da fonte, nomeadamente, fator de potência não-unitário e harmónicas de corrente. Por fim, foi acrescentado o controlo de corrente do barramento CC. Mais uma vez, foi verificado o correto funcionamento do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente, com o acréscimo de se validar o controlo de corrente do barramento CC.

CAPÍTULO 4

Desenvolvimento do Sistema de Controlo e do Hardware de Potência

4.1. Introdução

Neste capítulo é descrito o desenvolvimento do sistema de controlo e do hardware de potência utilizado nesta Dissertação. Parte do hardware utilizado no sistema de controlo, nomeadamente algumas placas de controlo, já tinham sido projetadas pelos investigadores do Grupo de Eletrónica de Potência e Energia da Universidade do Minho (GEPE-UM), pelo que apenas foi realizado o dimensionamento dos componentes necessários, a sua montagem e foi testado o funcionamento das placas. Estas placas foram projetadas para várias funções, desde condicionamento de sinal, até à interface com DSPs (*Digital Signal Processor*).

4.2. Desenvolvimento do Sistema de Controlo

O sistema de controlo consiste em todo o hardware necessário para implementar o algoritmo de controlo validado no capítulo 3. Para isso, são necessárias placas para diversas funções, tais como leitura de tensões e correntes. De seguida são apresentados os componentes de hardware que compõem o sistema de controlo, assim como um fluxograma do algoritmo de controlo.

4.2.1. Placa de Adaptação de DSP

A placa de adaptação de DSP foi projetada é compatível com o *Digital Signal Processor* (DSP) *TMS320F28335*, da *Texas Instruments* [59], presente na Figura 4.1.



Figura 4.1 – DSP *TMS320F28335* da *Texas Instruments*.

O DSP *TMS320F28335* possui várias funcionalidades e recursos, dos quais podem ser destacados [59]:

- *Clock* de 150 MHz (6,67 ns);
- Unidade de Virgula Flutuante (*Floating-Point Unit – FPU*);
- 1 Módulo de SPI (*Serial Peripheral Interface*);
- 3 Temporizadores (*Timers*) de 32-bits;
- 18 Saídas de PWM (*Pulse-Width Modulation*);
- 16 Canais de ADC de 12-bits (*Analog-to-Digital Converter*);
- 8 Pinos de uso geral (*General Purpose Input/Output - GPIO*);
- 8 Interrupções externas que podem ser associadas a GPIOs;
- *Debug* em tempo real.

Por sua vez, a placa de adaptação de DSP é apresentada na Figura 4.2.



Figura 4.2 – Placa de adaptação de DSP.

Esta placa foi projetada para que algumas das funcionalidades e recursos do DSP possam ser utilizados de forma fácil e simples. A alimentação desta placa requer +5 V e GND, podendo ser efetuada de duas formas diferentes. As 12 saídas de PWM estão igualmente distribuídas por 2 fichas *header*, sendo que cada saída tem uma amplitude máxima e mínima de +3,3 V e 0 V, respetivamente. Os canais de ADC internos do DSP têm uma resolução de 12-bits e um tempo de conversão de 80 ns, contudo, não aceitam entradas com valores negativos. Visto ser necessário medir saídas de sensores que podem ter valores positivos e negativos, foram utilizadas placas de ADC externas, conectadas à placa de adaptação de DSP através de uma ficha *header*. São também disponibilizados através de ligadores 4 GPIOs que o utilizador pode configurar de acordo com a sua preferência. Para além dos recursos descritos até agora, foram ainda utilizados mais dois, que consistem na comunicação com uma placa de DAC

(*Digital-to-Analog Converter*) e uma placa de I/O (*Input/Output*), ambas projetadas no GEPE-UM. A comunicação com estas placas é efetuada através de uma ficha DB9 e uma ficha *header*, respetivamente.

4.2.2. Placa de Sensor de Tensão

A placa de sensor de tensão é compatível com o sensor utilizado nesta Dissertação, o *LV 25-P* da *LEM* [60]. Na Figura 4.3 encontra-se uma das placas de sensor utilizadas, com todos os componentes já colocados, tendo sido utilizadas três placas destas no total (para efetuar a medição das três tensões simples da rede elétrica). Todas as placas de sensor de tensão foram projetadas para efetuar a leitura de tensões com os mesmos parâmetros, pelo que a descrição seguinte é válida para as três.




Figura 4.3 – Placa de sensor de tensão LV 25-P.

O sensor *LV 25-P* é um sensor de efeito *Hall*, com uma corrente nominal de primário de 10 mA (valor eficaz), uma relação de tensão entre o primário e o secundário de 2500:1000 e uma precisão de $\pm 0,8\%$. Para efetuar a medição de uma tensão, uma corrente proporcional a essa tensão deve ser aplicada numa resistência externa, em série com o primário do sensor de corrente. A corrente do lado secundário do sensor é proporcional à corrente do lado primário, tendo em conta a relação de corrente de 1000:2500 (é inversa à relação de tensão).

Tendo em conta as características do sensor, e visto que a tensão que se pretende medir tem valor eficaz de 230 V, o valor de resistência externa (R_p) é:

$$R_p = \frac{230 \text{ V}}{10 \text{ mA}} = 23 \text{ k}\Omega \quad (4.1)$$

Contudo, tendo em conta que a amplitude da tensão da rede elétrica pode variar, foi dada uma margem de segurança de aproximadamente 20%, calibrando o sensor para uma tensão de 280 V (valor eficaz), obtendo-se:

$$R_p = \frac{280 \text{ V}}{10 \text{ mA}} = 28 \text{ k}\Omega \quad (4.2)$$

Neste caso, a resistência R_p é composta pela série de duas resistências, uma de 10 k Ω e uma de 18 k Ω . A alimentação do secundário deste sensor pode ser efetuada com ± 12 V ou ± 15 V, e ainda GND em ambos os casos. Neste caso optou-se por utilizar ± 15 V, visto que esta tensão coincide com os valores fornecidos pela fonte de alimentação utilizada e com outros valores de alimentação necessários para outras placas. Por fim, os condensadores que se encontram entre o sensor e os ligadores laranja servem para filtrar algum ruído que possa existir.

4.2.3. Placa de Sensor de Corrente

A placa de sensor de corrente foi projetada para ser compatível com o sensor *LA 100-P*, da *LEM* [61]. No total, são necessárias 7 placas de sensor de corrente (3 correntes da carga, 3 correntes de saída do inversor e a corrente do barramento CC). A placa é apresentada na Figura 4.4, com todos os seus componentes presentes.




Figura 4.4 – Placa de sensor de corrente *LA 100-P*.

O *LA 100-P* é um sensor de efeito *Hall*, com uma corrente nominal do lado primário de 100 A (valor eficaz), uma relação de tensão entre o primário e o secundário de 1:2000 e uma precisão de $\pm 0,45\%$ (com a corrente nominal do primário). A corrente no secundário do sensor é proporcional à corrente do primário, segundo a relação de corrente de 2000:1 (é inversa à relação de tensão).

A gama de correntes recomendada para este sensor é de 0 a ± 150 A (valor eficaz), contudo, se o fio que conduz a corrente que se pretende medir passar mais do que uma vez no orifício do sensor, é possível obter melhor precisão para baixas correntes (abaixo da nominal).

Tal como o sensor de tensão, o sensor de corrente pode ser alimentado no seu lado secundário por ± 12 V ou ± 15 V, em conjunto com o GND. Optou-se por utilizar ± 15 V, visto que esta tensão coincide com os valores fornecidos pela fonte de

alimentação utilizada e com outros valores de alimentação necessários para outras placas.

4.2.4. Placa de Condicionamento de Sinal

A placa de condicionamento de sinal contém 8 canais de leitura, tendo sido utilizadas duas placas destas nesta Dissertação, visto serem necessários 10 sensores (3 sensores de tensão e 7 sensores de corrente). Adicionalmente, cada canal contém uma montagem inversora com ganho (efetuada com AMPOPs), pelo que quando a entrada do canal é positiva, a saída será negativa e vice-versa.




Figura 4.5 –Placa de condicionamento de sinal.

Esta placa incorpora 8 circuitos de leitura de canais de ADC e 8 circuitos de deteção de erros. As saídas dos circuitos de leitura estão ligadas aos canais de ADC incorporados no circuito integrado *MAX1320*, da *Maxim* [62]. Este integrado aceita tensões entre ± 5 V, permitindo a leitura de valores positivos e negativos provenientes dos sensores. Adicionalmente, os canais de ADC têm um tempo de conversão de 3,7 μ s e uma resolução de 14-bits [62].

Visto que as tensões lidas pelos sensores de tensão têm todas amplitudes muito aproximadas, os circuitos de leitura e de deteção de erros associados a estas foram todos dimensionados da mesma forma. De igual modo, os circuitos de leitura e de deteção de erros associados a sensores de corrente foram também dimensionados igualmente entre si. Isto é possível devido ao facto de a corrente medida pelos sensores poder ser multiplicada pelo número de voltas que o fio condutor passa no orifício do sensor. Assim, é possível aproximar a corrente medida pelo sensor à sua corrente de medida nominal. De notar que podem existir cenários em que esta abordagem não é a melhor, por exemplo, caso se pretendessem medir correntes de 60 A. Neste caso, multiplicar a corrente medida faria com que o valor nominal para o qual o circuito de leitura foi projetado fosse ultrapassado, sendo preferível redimensionar o circuito de leitura. Contudo, como as correntes que se pretendem medir estão na gama dos 10 A a 20 A, é mais prático utilizar o método de multiplicar a corrente medida, tendo sido dadas 5 voltas do fio condutor no sensor de corrente.

Para os circuitos de deteção de erros dos sensores de corrente, a margem adotada foi de 25 A, permitindo leituras até aos 125 A de valor eficaz. De notar que, caso sejam dadas múltiplas voltas ao sensor de corrente com o fio condutor a passar no orifício, este aumento de 25 A pode representar um aumento bastante menor, pois é dividido pelo número de voltas. Por fim, os circuitos de deteção de erros dos sensores de tensão foram dimensionados com uma margem de 20%, permitindo alguma flutuação das tensões lidas.

4.2.5. Placa de Comando

A placa de comando é capaz de receber até 4 sinais de PWM e adaptá-los, de modo a que cada um deles possa ser aplicado num IGBT, sendo portanto capaz de atuar simultaneamente até 4 IGBTs. Logo, visto que o Inversor Tipo Fonte de Corrente é trifásico (sem neutro), são utilizados 6 IGBTs, pelo que foram necessárias 2 destas placas. A placa de comando é apresentada na Figura 4.6, com todos os seus componentes presentes.

Os sinais de PWM são recebidos pela ficha *header*. Esses sinais têm uma amplitude máxima de 3,3 V, e a placa de comando eleva essa amplitude para 15 V. Para que os sinais de PWM sejam enviados para as respetivas saídas (2 sinais de PWM em cada uma das fichas DB9), é necessário executar dois passos. O primeiro consiste em efetuar um *reset* aos erros da placa, que por defeito estão a 1 quando esta é ligada. De seguida, é necessário ativar um *enable* externo.




Figura 4.6 – Placa de comando.

O LED verde da placa de comando sinaliza quando os sinais de PWM estão a ser enviados para as saídas. Os LEDs vermelhos sinalizando a deteção de um erro, e impedem o envio dos sinais de PWM para as saídas. Por fim, a alimentação da placa é efetuada com +15 V e GND.

4.2.6. Placa de DAC

A placa de DAC (*Digital-to-Analog Converter*) permite a visualização de 8 canais analógicos (com recurso a um osciloscópio). Esta encontra-se na Figura 4.7, com todos os seus componentes presentes.




Figura 4.7 – Placa de DAC.

A comunicação entre a placa de DAC e a placa de adaptação de DSP é efetuada através de fichas DB9, com recurso a um protocolo de SPI (*Serial Peripheral Interface*). A placa de DAC converte os sinais digitais recebidos para analógicos, sendo que os últimos têm um limite superior de +5 V e um limite inferior de -5 V. Cada sinal

analógico é colocado na respetiva ficha BNC fêmea, permitindo a sua visualização com recurso a um osciloscópio.

4.2.7. Placa de Atuação de IGBT

A placa de atuação de IGBTs foi projetada para a atuação de um IGBT através de um porto (GPIO – *General Purpose Input/Output*) da placa de adaptação de DSP. Quando se pretende interromper as comutações de um Inversor Tipo Fonte de Corrente (quer seja por intenção do utilizador ou por deteção de um erro), é necessário criar um caminho para a corrente do barramento CC, dissipando a energia armazenada na bobina de forma segura. Para este efeito, foi adicionado um braço auxiliar ao Inversor Tipo Fonte de Corrente (ver Figura 2.7), braço esse composto por um ligador, um díodo e um IGBT, todos ligados em série. O ligador foi introduzido para que possam ser conectadas diferentes resistências, dependendo da energia que se pretende dissipar. Quando se pretender interromper o funcionamento do inversor, este braço auxiliar deve ser ligado para que a energia da bobina do barramento CC seja dissipada na resistência. Contudo, este IGBT não pode ser controlado pela placa de comando descrita anteriormente, pois esta impede o envio dos sinais de comando caso o *enable* das comutações esteja desligado ou caso seja detetado um erro. Deste modo, foi utilizado um porto para controlar este IGBT, contudo, os GPIOs da DSP TMS320F28335 não possuem tensão nem corrente apropriadas para esta função, pelo que foi desenvolvida a placa de atuação de IGBT para a atuação do IGBT do braço auxiliar. Na Figura 4.8 é apresentada a placa de atuação de IGBT, com todos os seus componentes presentes.




Figura 4.8 – Placa de atuação de IGBT do braço auxiliar.

Para a conversão do sinal (proveniente do porto da placa de adaptação de DSP) de 3,3 V para 15 V, foi utilizado o circuito integrado *LM339*, da *Texas Instruments* [63]. Este integrado é composto por quatro comparadores de tensão de elevada precisão, tendo sido utilizado apenas um destes comparadores. O comparador recebe o sinal do porto e uma tensão fixa, estabelecida pela queda de tensão que se verifica num díodo em

condução (aproximadamente 1 V). Deste modo, caso o porto tenha uma tensão superior a 0 V quando se encontra desligado, previne-se que o braço auxiliar seja ligado indevidamente. Para que seja possível visualizar se o braço auxiliar está a ser ativado, foi colocado um LED verde que apenas se encontra ligado quando o IGBT do braço auxiliar está fechado.

Por fim, a alimentação desta placa requer apenas +15 V e GND, sendo compatível com a fonte de alimentação utilizada.

4.2.8. Placa de *Input/Output*

A placa de *Input/Output* (I/O), apresentada na Figura 4.9, recebe 4 portos da placa de adaptação de DSP, que podem ser utilizados como entradas ou saídas, isoladas através de optoacopladores.




Figura 4.9 – Placa de *Input/Output*.

Nesta Dissertação, a placa de *Input/Output* serve como interface entre a placa de adaptação de DSP, a placa de comando e a caixa de controlo. Dos 4 portos que a placa de I/O recebe, 2 estão configurados como entradas digitais, associadas a comandos da caixa de controlo. Os 2 restantes estão configurados como saídas digitais. Um deles está ligado a um LED vermelho da caixa de controlo, que assinala a deteção de um erro. O outro está ligado à placa de comando, e é utilizado como um sinal de erro genérico (detetado pelo código implementado no DSP), que interrompe o envio dos sinais de PWM para as saídas da placa de comando. Todos estes 4 portos têm um LED verde (presente na placa de I/O) associado a cada um deles, dando informação visual ao utilizador sobre os seus estados.

4.2.9. Caixa de Controlo

A caixa de controlo, apresentada na Figura 4.10, permite ao utilizador inserir alguns comandos no sistema de controlo, nomeadamente:

- Interruptor de *enable/disable* das comutações;
- Botão de *reset* dos erros das placas de comando (botão inferior direito);
- Botão de *reset* dos erros detetados pela DSP (botão superior esquerdo);
- Botão de paragem de emergência (botão vermelho).



Figura 4.10 – Caixa de controlo.

Através do código implementado no DSP, foram colocadas algumas restrições ao funcionamento do sistema de controlo. Por exemplo, caso tenha sido detetado um erro (exceto o associado à paragem de emergência), o *reset* aos erros detetados pelo DSP só pode ser efetuado caso o interruptor de comutações esteja na posição de *disable*.

Inicialmente, foi associada uma interrupção externa ao GPIO ligado ao interruptor das comutações, sendo que a interrupção deveria ser executada sempre que houvesse uma transição no estado deste GPIO. Dependendo do estado do GPIO, diferentes ações eram tomadas na rotina de interrupção. Contudo, foi verificado que em certas alturas, não era executada a ação correta. Tendo isto, optou-se por verificar o estado do GPIO na rotina principal (*main()*), implementando-se uma rotina de *debounce* para evitar que fossem tomadas ações erradas, baseadas nos possíveis transitórios associados à comutação de um interruptor mecânico. Apesar disto, foi associada uma interrupção externa ao GPIO associado ao botão da paragem de emergência. Esta interrupção

apenas deve ser executada quando exista uma transição de 1 para 0 neste GPIO, não tendo sido verificados problemas com a mesma.

A caixa de controlo é ligada ao sistema de controlo através de uma ficha localizada no painel frontal da *rack* (que será apresentada posteriormente neste capítulo).

4.2.10. Integração do Sistema de Controlo

Todas as placas descritas neste capítulo formam o sistema de controlo implementado para o Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente. Este sistema foi integrado numa *rack*, e encontra-se na Figura 4.11.



Figura 4.11 – *Rack* utilizada para integrar o sistema de controlo.

A *rack* é alimentada pela fonte comutada *TXL 060-0533 TI* da *Traco Power* [64]. Esta fonte aceita tensões de entrada entre 85 e 264 V (valor eficaz), tem uma potência de 60 W, possui proteção contra curto-circuito e 3 saídas (uma saída de 5 V e duas saídas de +15 V) [64].

A *rack* possui fichas para todas as entradas e saídas necessárias para o sistema de controlo. Na face frontal (Figura 4.12) encontram-se a ficha para a caixa de controlo, uma ficha para a conexão ao computador para programação do DSP, e 8 fichas BNC fêmeas, que são as saídas da placa de DAC.



Figura 4.12 – Face frontal da *rack* utilizada para integrar o sistema de controlo.

No painel traseiro (Figura 4.13) podem ser visualizadas: a ficha de alimentação; 16 fichas XLR-mini fêmea para as entradas dos canais de ADC; 4 fichas DB9 fêmeas para os sinais de PWM provenientes das placas de comando; uma ficha XLR-mini fêmea para o sinal de controlo do IGBT do braço auxiliar; e um *slot* para uma ficha XLR-mini adicional.



Figura 4.13 - Face traseira da *rack* utilizada para integrar o sistema de controlo.

A tampa superior da *rack* consiste numa placa de policarbonato transparente, que oferece uma grande resistência a impactos, enquanto possibilita a visualização dos LEDs das placas, permitindo ao utilizador obter alguma informação visual sobre o estado do sistema de controlo.

4.2.11. Implementação do Algoritmo de Controlo

O algoritmo de controlo foi implementado em linguagem *C* no DSP (*Digital Signal Processor*) TMS320F28335 da *Texas Instruments*.

Na Figura 4.14 é apresentado um fluxograma simplificado do algoritmo de controlo. De referir que neste fluxograma não é apresentado o controlo de corrente do barramento CC porque este se encontra incluído no bloco “Teoria *p-q*”.

Para estabelecer um período de tempo fixo entre as leituras dos canais de ADC foi utilizado o temporizador 0 (*Timer0*), definido para gerar uma interrupção a cada 55 μ s, onde são iniciadas as leituras. Uma vez lidos os canais de ADC prossegue-se com o restante algoritmo de controlo até que são obtidos os tempos da Modulação Vetorial (t_1 , t_2 e t_0). Nesta fase é necessário verificar se o estado do interruptor das comutações. Caso este esteja ativo, os registos dos PWMs são configurados conforme o setor atual da Modulação Vetorial, seguindo-se a desativação do braço auxiliar. Caso contrário, os registos dos PWMs são limpos e é ativado o braço auxiliar do inversor.




Figura 4.14 – Fluxograma do algoritmo de controlo implementado.

O processo utilizado para implementar a Modulação Vetorial encontra-se esquematizado de uma forma simplificada no fluxograma da Figura 4.15.




Figura 4.15 - Fluxograma simplificado da implementação da Modulação Vetorial.

Os blocos “Calcular o módulo e o ângulo de I_{ref} ” e “Determinar o setor, os vetores ativos e o vetor não-ativo” estão representados por processos, visto que requerem uma explicação mais detalhada, que será efetuada de seguida.

O processo “Calcular o módulo e o ângulo de I_{ref} ” pode ser representado pelo fluxograma presente na Figura 4.16, que contém dois processos adicionais (que são explicados posteriormente).




Figura 4.16 – Fluxograma do processo “Calcular o módulo e o ângulo de I_{ref} ” da Modulação Vetorial.

O primeiro bloco da Figura 4.16 refere-se a receber as componentes α e β da corrente a sintetizar, componentes essas que resultam das correntes calculadas pelo algoritmo baseado na Teoria $p-q$, do controlo de realimentação das correntes de saída, e do controlo de corrente do barramento CC.

O bloco seguinte é simplesmente o cálculo do módulo da corrente \vec{I}_{ref} através da equação:

$$I_{ref} = \sqrt{I_{ref\alpha}^2 + I_{ref\beta}^2} \quad (4.3)$$

De seguida é efetuado um teste que limita a amplitude da corrente que se pretende sintetizar à amplitude da corrente do barramento CC (i_{cc}), tendo em conta o índice de modulação (m_a).

O próximo bloco é o processo “Calcular o ângulo de I_{ref} ”, que está esquematizado por um outro fluxograma, apresentado na Figura 4.17.




Figura 4.17 – Fluxograma do processo “Calcular o ângulo de I_{ref} ”.

O ângulo de \vec{I}_{ref} é calculado através do arco-tangente da razão entre a componente β ($\vec{I}_{ref\beta}$) e a componente α ($\vec{I}_{ref\alpha}$) de \vec{I}_{ref} . Contudo, caso $\vec{I}_{ref\alpha}$ tivesse valor nulo, teria origem uma divisão por zero e o programa que executa este algoritmo pode lidar com essa situação de uma maneira prejudicial ao correto funcionamento do mesmo. Nas simulações no software *PSIM*, caso não se efetuasse esta proteção para o caso de $\vec{I}_{ref\alpha}$ ser zero, o programa não poderia ser simulado, pois surgia um erro referente a uma possível divisão por zero. Caso $\vec{I}_{ref\alpha}$ tenha valor nulo, isso significa que apenas existe componente segundo o eixo β , logo, o vetor de $\vec{I}_{ref\beta}$ é coincidente com o vetor de \vec{I}_{ref} . Isto significa que o ângulo de \vec{I}_{ref} (θ) tem de ser igual a $+\pi/2$ ou a $-\pi/2$. Tendo isto, basta testar se o sinal de $\vec{I}_{ref\beta}$ é positivo ou negativo, para determinar se o ângulo de \vec{I}_{ref} é $+\pi/2$ ou $-\pi/2$, respetivamente.

Por fim, o último bloco do fluxograma da Figura 4.16 é o processo “Converter o ângulo de $[-\pi/2; \pi/2]$ para $[-\pi; \pi]$ ”, que está representado no fluxograma da Figura 4.18.




Figura 4.18 – Fluxograma do processo “Converter o ângulo de $[-\pi/2; \pi/2]$ para $[-\pi; \pi]$ ” da Modulação Vetorial.

A conversão do ângulo de $[-\pi/2; \pi/2]$ para $[-\pi; \pi]$ só é necessária quando a componente $\vec{I}_{ref\alpha}$ tem valores negativos. Nesse caso, é efetuado um teste à componente

$\vec{I}_{ref\beta}$ para verificar se esta tem valor positivo ou negativo. Caso tenha valor positivo, é somado π ao valor do ângulo, caso contrário, é subtraído π ao valor do ângulo.

Voltando ao fluxograma da Figura 4.15, o próximo bloco é o processo “Determinar o setor, os vetores ativos e o vetor não-ativo”. Este processo está representado no fluxograma da Figura 4.19.




Figura 4.19 – Fluxograma do processo “Determinar o setor, os vetores ativos e o vetor não-ativo” da Modulação Vetorial.

A abordagem escolhida para determinar o setor em que se encontra \vec{I}_{ref} foi dividir o espaço vetorial através dos valores que o ângulo de \vec{I}_{ref} (θ) pode ter em cada setor, tal como se pode observar na Figura 4.20.




Figura 4.20 – Espaço vetorial da Modulação Vetorial com divisões em radianos.

Como o ângulo de \vec{I}_{ref} varia entre $-\pi$ e π , testando se o valor do ângulo é positivo ou negativo, é possível eliminar imediatamente alguns setores. De seguida, como já se tem conhecimento sobre se \vec{I}_{ref} está na metade superior ou inferior do espaço vetorial, basta efetuar uma série de testes encadeados para determinar em qual dos setores é que \vec{I}_{ref} se encontra, tal como se verifica no fluxograma da Figura 4.19.

De volta ao fluxograma da Figura 4.15, o próximo bloco é “Calcular os tempos de cada vetor”, o que consiste apenas nas equações (2.50), (2.51) e (2.52) referidas no capítulo anterior.

Para finalizar o fluxograma da Figura 4.15 segue-se o bloco “Implementar os tempos de cada vetor numa interrupção”. O modo de implementação dos tempos consiste em contar o número de vezes que o código contido numa rotina de interrupção é executado. Sabendo a frequência com que o código é executado, é possível implementar os tempos necessários. Contudo, quanto menor o tempo a implementar, maior a frequência com que este código tem de ser executado. Por exemplo, caso o código de implementação de tempos seja executado a 50 kHz, o estado dos semicondutores só pode ser alterado a cada 20 μ s (no melhor cenário possível, pois não estão a ser considerados os tempos de execução das linhas de código). Neste caso, não seria possível a implementação de um tempo inferior a 20 μ s. Tendo isto em conta, e pretendendo que a rotina de interrupção seja executada a uma frequência que seja um múltiplo inteiro da frequência de execução do código principal (60 kHz), a frequência da rotina de interrupção foi definida em 480 kHz. Deste modo, a rotina de interrupção é executada $\frac{480 \text{ kHz}}{18 \text{ kHz}} \approx 27$ vezes num período de modulação. Assim, para implementar os tempos da Modulação Vetorial foi efetuada uma relação entre cada tempo e o número de execuções da rotina de interrupção (ou *steps*) necessárias para implementar esse tempo (sem ter em conta o tempo necessário para a execução das linhas de código da rotina de interrupção).

Contudo, existe a dificuldade de manter a frequência de comutação fixa. Devido a ser necessário executar quantidades diferentes de linhas de código entre os três tempos a implementar, existem diferenças temporais que dificultam a manutenção de uma frequência fixa. Para tentar minimizar este problema, o código foi criado da forma mais eficiente e genérica possível para os diferentes setores da Modulação Vetorial, para evitar o uso de linhas de código desnecessárias que introduziriam mais atrasos.

O código elaborado para implementar a execução dos tempos e as comutações dos semicondutores encontra-se esquematizado de uma forma simplificada no fluxograma da Figura 4.21.




Figura 4.21 – Fluxograma do bloco de processo “Implementar os tempos de cada vetor numa interrupção” da Modulação Vetorial.

As variáveis t_1 , t_2 e t_0 representam os três tempos utilizados na Modulação Vetorial (T_1 , T_2 e T_z , respetivamente), apresentados nas equações (2.50), (2.51) e (2.52).

Na Modulação Vetorial são utilizados três vetores para sintetizar a corrente de referência \vec{I}_{ref} , nomeadamente, dois vetores ativos e um vetor não-ativo. Os dois vetores ativos são aqueles que delimitam o setor em que se encontra \vec{I}_{ref} e são implementados por ordem crescente. O vetor não-ativo é aquele que necessita de menos comutações dos semicondutores nas transições entre vetores, e será o último vetor a ser implementado. Tomando como exemplo a Figura 4.20, \vec{I}_{ref} encontra-se no setor II, setor esse que é delimitado pelos vetores ativos \vec{I}_2 e \vec{I}_3 , que correspondem respetivamente aos pares de semicondutores (S_3 , S_6) e (S_2 , S_3). Logo, como ambos os vetores ativos utilizam o semicondutor S_3 , o vetor não-ativo que deve ser escolhido é aquele que também utilize S_3 , ou seja, é o vetor não-ativo \vec{I}_8 . De realçar que a ordem de implementação entre vetores ativos é \vec{I}_2 e depois \vec{I}_3 , e que o semicondutor S_3 estará sempre ligado no setor II.

Uma vez efetuadas estas determinações, obtém-se a seguinte distribuição de funções dos seis semicondutores do Inversor Tipo Fonte de Corrente trifásico (sem neutro) durante a presença de \vec{I}_{ref} num determinado setor:

- Dois semicondutores estão sempre desligados;
- Um semicondutor está sempre ligado;
- Três semicondutores comutam entre si ao longo do período de modulação.

Estas funções atribuídas aos semicondutores são válidas para todos os setores da Modulação Vetorial, sendo que diferentes semicondutores executam diferentes funções em diferentes setores.

4.3. Desenvolvimento do Hardware de Potência

O hardware de potência implementado nesta Dissertação é apresentado na Figura 4.22.




Figura 4.22 - Circuito do hardware de potência.

O hardware de potência é composto pelas placas e componentes necessários para implementar a parte de potência relativa ao Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente. Estas placas incluem o próprio Inversor Tipo Fonte de Corrente, circuitos de *drive* para os IGBTs do inversor, entre outras.

De seguida é apresentado o desenvolvimento do hardware de potência efetuado nesta Dissertação.

4.3.1. Placa de *Gate Driver* com Isolamento de 3 kV

A placa de *gate driver* com isolamento de 3 kV foi desenvolvida pelo autor desta Dissertação, sendo apresentada na Figura 4.23.



Figura 4.23 – Placa de *gate driver* com isolamento de 3 kV.

Esta placa foi projetada para efetuar o *drive* aos dois IGBTs utilizados num braço de um Inversor Tipo Fonte de Corrente, sendo possível a atuação de dois IGBTs simultaneamente. A ficha DB9 recebe a alimentação da placa (+15 V e GND), assim como um máximo de 2 sinais de PWM, provenientes das placas de comando. Com o propósito de sinalizar que a placa se encontra alimentada, foi colocado um LED verde associado à alimentação desta.

Cada sinal de PWM é aplicado numa resistência, que se encontra em série com o foto-díodo do optoacoplador. Esta resistência é necessária para garantir que a corrente que percorre o foto-díodo está de acordo com as especificações. O optoacoplador utilizado é o *ACPL J313*, da *Avago* [65], tendo como principais características um isolamento de 1230 V, uma tensão de alimentação entre 15 V e 30 V, e uma corrente máxima de saída de 2,5 A (valor de pico). Adicionalmente, este requer uma corrente no seu foto-díodo entre 7 e 16 mA. Visto que os sinais de PWM têm uma amplitude de +15 V, foi escolhida uma resistência de 1,5 k Ω , resultando numa corrente de 10 mA, que se encontra dentro das especificações do optoacoplador.

Visto que a placa foi projetada para acionar os dois IGBTs do braço de um inversor, esta pode ser dividida em dois circuitos: um para o IGBT superior (TOP) do braço do inversor, e outro para o IGBT inferior (BOTTOM). Contudo, existem algumas diferenças entre estes circuitos. No circuito TOP, o secundário do optoacoplador tem de ser alimentado, obrigatoriamente, através de uma fonte de tensão CC-CC isolada. A

fonte deverá ser compatível com a alimentação de +15 V e GND, pois é alimentada pela tensão proveniente da ficha DB9. Adicionalmente, aquando da pesquisa das fontes isoladas CC-CC, verificou-se que estas possuíam um isolamento de 1 kV ou de 3 kV. Visto que, em caso de mau funcionamento do inversor, as tensões podem subir consideravelmente, optou-se por uma fonte com isolamento de 3 kV. Tendo em conta estas características, juntamente com o preço, optou-se por utilizar nesta Dissertação as fontes isoladas CC-CC *MEVID1515SC*, da *Murata Power* [66]. Estas possuem isolamento de 3 kV, e têm 3 saídas: +15 V, GND e -15 V. Visto que o *ACPL J313* aceita tensões de alimentação até 30 V, foram utilizadas as saídas de +15 V e -15 V.

Por sua vez, o circuito BOTTOM possui funcionalidades adicionais em relação ao circuito TOP. Como em alguns cenários, todos os IGBTs inferiores podem estar ligados ao mesmo potencial (através do seu emissor), apenas é necessária uma fonte de tensão para estabelecer as diferenças de potencial necessárias para efetuar o *drive* a todos esses IGBTs. Assim, foi adicionada a possibilidade de partilhar a alimentação do lado secundário dos optoacopladores do circuito BOTTOM, através dos ligadores laranja laterais. Deste modo, é possível partilhar a tensão entre os circuitos BOTTOM destas placas, reduzindo a quantidade de fontes de tensão CC-CC isoladas que são necessárias. Adicionalmente, caso o utilizador não possua ou não pretenda utilizar uma fonte de tensão CC-CC isolada com as características necessárias, pode utilizar uma fonte de tensão externa para alimentar os circuitos BOTTOM destas placas. Contudo, é necessário que a alimentação utilizada para estes circuitos seja capaz de fornecer a tensão e a corrente necessária para efetuar o *drive* a todos IGBTs inferiores que se pretendam controlar.

Caso se pretenda, existe ainda a possibilidade de serem colocadas resistências de carga entre as saídas das fontes isoladas, de colocar a resistência de *gate* na placa, e ainda de filtrar o sinal de PWM de saída (colocando um condensador em paralelo com a mesma). Por fim, os sinais de PWM são colocados nos ligadores centrais, cada um em conjunto com um sinal de GND, correspondente ao respetivo circuito (TOP ou BOTTOM).

4.3.2. Placa do Inversor Tipo Fonte de Corrente

A placa do Inversor Tipo Fonte de Corrente foi projetada pelo autor desta Dissertação. O esquemático do inversor presente nesta placa, desenhado no software *PADS Logic*, é apresentado na Figura 4.24.




Figura 4.24 - Esquemático do Inversor Tipo Fonte de Corrente desenhado no software *PADS Logic*.

O inversor é composto por três braços, cada um com dois IGBTs e dois díodos (ambos discretos). Os IGBTs utilizados são os *FGA25N120ANTD* da *Fairchild Semiconductor* [67] e os díodos são os *DSEP 29-12A*, da *Ixys* [68]. Estes componentes foram escolhidos por apresentarem a melhor relação entre os parâmetros de tensões (1200 V) e correntes (30 A) que suportam, tempos de atuação e preço. Para que o *layout* da placa de Inversor Tipo Fonte de Corrente pudesse ser desenhado da forma mais precisa possível, foi necessário criar componentes no *PADS Logic*, e os respetivos *layouts* no *PADS Layout*, para os IGBTs e os díodos utilizados.

Na metade inferior de cada braço, o IGBT é colocado depois do diodo, fazendo com que todos os emissores dos IGBTs estejam ligados ao mesmo potencial. Esta configuração foi adotada para que seja possível tirar proveito das funcionalidades da placa de *gate driver* descrita anteriormente, nomeadamente, da partilha da alimentação do lado secundário dos optoacopladores dos circuitos BOTTOM. É ainda possível verificar a presença do braço auxiliar de proteção do barramento CC, composto apenas por um IGBT, um diodo e um ligador para conectar uma carga para descarregar a energia do barramento CC. Este IGBT é colocado também no ponto mais inferior deste braço, pela mesma razão que os restantes IGBTs inferiores.

É possível efetuar a ligação de varistores em paralelo com cada um dos seis IGBTs do inversor, assim como em paralelo com o barramento CC. Os varistores utilizados são os *V660LA50AP* da *Littelfuse* [69], que possuem uma tensão de atuação de 850 V (CC) e uma dissipação de energia de 140 J. Devido às dimensões e à flexibilidade destes componentes, foi possível introduzi-los no desenho do inversor

como resistências. A bobina do barramento CC é ligada à placa através de ligadores, assim como os fios para as três saídas do inversor.

Cada IGBT possui um circuito associado (Figura 4.25), composto por duas resistências de *gate* em paralelo e um circuito de proteção de *gate*.




Figura 4.25 – Resistências de *gate* e circuito de proteção de *gate* desenhados no software *PADS Logic*.

De acordo com o *datasheet* do IGBT *FGA25N120ANTD* [67], o valor de resistência de *gate* adequado é de 10 Ω . Assim sendo, foram utilizadas duas resistências de *gate* em paralelo, cada uma com o valor de 22 Ω , perfazendo um valor total de 11 Ω . A razão de serem utilizadas duas resistências é para dividir a potência dissipada e o aquecimento em cada uma. O circuito de proteção de *gate* é composto por uma resistência em paralelo com dois díodos de *Zener*, ligados em série, como se pode verificar na Figura 4.25. O valor de tensão de cada díodo de *Zener* é de 16 V e a resistência tem o valor de 10 k Ω . A função deste circuito é proteger a *gate* do IGBT contra possíveis picos de tensão (positivos e negativos) e impedir que o IGBT seja ligado inadvertidamente.

Os sinais de PWM são representados por *labels*, sendo que a *label* pode ser “TOP_x” ou “BOT_x”, caso se refira ao PWM aplicado a um IGBT superior ou inferior, respetivamente. A terminação da *label* “_x” indica o braço do inversor em que se encontra o IGBT, ou seja, no braço correspondente à fase *a* (“_A”), *b* (“_B”) ou *c* (“_C”).

O *layout* da placa de inversor, desenhado no software *PADS Layout*, é apresentado na Figura 4.26.




Figura 4.26 – *Layout* da placa de Inversor Tipo Fonte de Corrente desenhada no software *PADS Layout*.

A placa de Inversor de Tipo Fonte de Corrente possui duas camadas, uma na parte superior da placa e outra na parte inferior. As ligações e componentes visíveis a vermelho são colocados na parte superior da placa. Por sua vez, as ligações visíveis a azul são relativas apenas aos pontos ligados aos terminais do barramento CC, e encontram-se todas na parte inferior da placa. As ligações relativas a sinais de comando foram desenhadas como pistas. Por outro lado, as ligações associadas à parte de potência foram desenhadas como polígonos, para que seja possível aproveitar a maior área possível da placa para estas ligações. Os quatro círculos presentes nos cantos da placa são furos para a fixação da placa.

Na Figura 4.27 encontra-se a placa de Inversor Tipo Fonte de Corrente, com todos os seus componentes presentes.




Figura 4.27 – Placa de Inversor Tipo Fonte de Corrente.

Os sinais de PWM provenientes das placas de *gate driver* são ligados a esta placa através dos ligadores laranja. A estes ligadores seguem-se as resistências de *gate* e o circuito de proteção de *gate*. O ligador verde permite a conexão de uma carga em série com o braço auxiliar do inversor, para que possa ser dissipada a energia da bobina quando for efetuada uma paragem no funcionamento do inversor. Os dois conetores cinzentos colocados junto ao ligador verde têm como função a ligação da bobina do barramento CC à placa de inversor. Por fim, os três restantes conetores cinzentos correspondem às saídas do inversor.

4.3.3. Placa de Relés

A placa de relés é utilizada para atracar o contactor responsável por ligar o Filtro Ativo Paralelo à rede elétrica. Esta placa encontra-se na Figura 4.28, com todos os seus componentes presentes.




Figura 4.28 – Placa de relés.

Esta placa pode comutar até 4 relés, que são alimentados por +15 V e GND no seu lado primário. Os relés utilizados são os AZ 742-2C-12DE da *American Zettler* [70], capazes de atracar uma tensão máxima de 400 V (valor eficaz), a partir de uma tensão de alimentação entre 8,4 V e 30,6 V (CC).

Apesar de a placa ter sido montada na sua totalidade, apenas será utilizado um dos relés, com a função de atracar um contactor que conecta o Filtro Ativo Paralelo ao sistema elétrico a compensar. Os ligadores laranja (começando do lado esquerdo) recebem os quatro sinais de comando e as duas alimentações (+15 V e GND). Quando um sinal de comando vai a 0, o respetivo relé atraca. Contudo, caso por alguma razão o sinal de comando deixe de ser recebido pela placa (por exemplo, o fio com esse sinal soltar-se do ligador), o relé permanece aberto, não atracando o contactor de forma indesejada.

4.3.4. Integração do Sistema de Potência

A integração do sistema de potência consiste na montagem da placa de Inversor Tipo Fonte de Corrente, em conjunto com as placas de *gate driver*, num dissipador da *Semikron*, modelo *KL-285(P3)/300 mm* [71]. Esta montagem pode ser visualizada na Figura 4.29.




Figura 4.29 – Montagem da placa de Inversor Tipo Fonte de Corrente e das placas de *gate driver* no dissipador.

Como se pode observar, na parte frontal do dissipador foram colocadas as placas de *gate driver*, incorporadas individualmente em calhas de plástico para garantir o isolamento entre estas e o dissipador. A placa de *gate driver* da esquerda corresponde apenas ao braço auxiliar do inversor, sendo que as restantes três placas correspondem cada uma a um braço do inversor. É possível verificar que a funcionalidade de partilha de alimentação para os IGBT situados na parte inferior dos braços do inversor foi utilizada, através das ligações efetuadas com os cabos vermelhos, pretos e amarelos que interligam as placas de *gate driver*. Assim, foi possível utilizar apenas uma fonte isolada para efetuar a alimentação aos circuitos de *drive* dos IGBTs da parte inferior dos braços do inversor (sem contar com o braço auxiliar).

Por sua vez, a placa de Inversor Tipo Fonte de Corrente foi posicionada no topo do dissipador. A Figura 4.30 apresenta esta montagem visto do topo, onde é possível visualizar os IGBTs e os díodos do inversor.




Figura 4.30 – Vista de topo da montagem da placa de Inversor Tipo Fonte de Corrente e das placas de *gate driver* no dissipador.

Os IGBTs e os díodos são fixados ao dissipador através de clips *Série KU 4*, da *Kunze* [72], presos ao dissipador com parafusos. Estes clips têm como função fixar os semicondutores e transferir a sua temperatura para o dissipador, tendo sido projetados para semicondutores com encapsulamento *TO220*. Adicionalmente, a utilização destes clips permite uma fácil e segura fixação da placa de inversor ao dissipador, enquanto garantem uma transmissão adequada de temperatura entre os semicondutores e o dissipador. Entre os semicondutores e o dissipador foi colocada uma tira de tela isoladora. A necessidade da utilização desta provém do facto de tanto os IGBTs como os díodos terem um dos seus contactos ligados ao dissipador. Assim, garante-se que não existem ligações indesejadas entre os semicondutores, provocadas pelo dissipador.

A bobina do barramento CC utilizada nesta Dissertação é apresentada na Figura 4.31.



Figura 4.31 – Bobina do barramento CC.

Esta bobina foi utilizada como elemento armazenador de energia de um Inversor Tipo Fonte de Corrente desenvolvido no âmbito de uma tese de mestrado realizada no GEPE-UM [73]. A sua corrente máxima é de 11 A e possui vários *taps*, permitindo utilizar vários valores de indutância, sendo o valor máximo de 128 mH.

No que toca aos filtros passivos, foram utilizados componentes com valores diferentes dos utilizados nas simulações devido à limitação aos componentes existentes em laboratório. Assim, a resistência tem o valor de $9,4 \Omega$, o condensador tem o valor de $30 \mu\text{F}$ e a bobina utilizada tem o valor de indutância de 1,5 mH, sendo que a última é apresentada na Figura 4.32.



Figura 4.32 – Bobina utilizada nos filtros passivos.

Esta bobina foi ensaiada numa ponte RLC a fim de determinar a evolução dos seus valores de indutância ao longo de uma vasta gama de frequências (desde 50 Hz até 1 MHz). Como se pode observar na Figura 4.32, esta bobina é na realidade um conjunto de dois enrolamentos com núcleo partilhado. Através dos ensaios realizados foi determinada a polaridade de cada enrolamento individual.

4.4. Conclusões

Neste capítulo foi apresentado o desenvolvimento do sistema de controlo e do hardware de potência, utilizados nesta Dissertação.

O algoritmo de controlo foi implementado, em linguagem C, no DSP *TMS320F28335*, da *Texas Instruments*. Este DSP é utilizado numa placa de adaptação de DSP, que comunica com as restantes placas do sistema de controlo, como por exemplo, com as placas de condicionamento de sinal ou as placas de comando. Todo o sistema de controlo foi integrado numa *rack*, alimentada por uma fonte comutada compatível com a tensão simples da rede elétrica. Desta forma, o sistema de

controlo pode ser movido facilmente, prevenindo que alguma ligação seja desfeita de forma indesejada. Adicionalmente, este pode ser facilmente alimentado e todas as entradas e saídas necessárias encontram-se distribuídas nas faces da *rack*.

De seguida, foi apresentado o hardware de potência utilizado nesta Dissertação. Este é composto pela placa de Inversor Tipo Fonte de Corrente, pelas proteções do inversor (incluídas na placa), pelas placas de *gate driver*, pela placa de relés e pelos filtros passivos. As placas mais diretamente relacionadas com o inversor (placa de inversor e placas de *gate driver*) foram integradas num dissipador *KL-285(P3)/300 mm*, da *Semikron*, de tal forma que todas as ligações às placas, e entre as próprias placas, possam ser feitas facilmente. Os semicondutores do inversor foram acoplados ao dissipador com recurso a clips *Série KU 4*, da *Kunze*. Desta forma, a placa de inversor pode ser facilmente acoplada ao dissipador, enquanto é garantida a transferência de temperatura entre os semicondutores e o dissipador. Por sua vez, foram apresentados os componentes que compõem os filtros passivos, cujos valores são diferentes dos utilizados nas simulações devido à limitação ao material existente.

CAPÍTULO 5

Resultados Experimentais

5.1. Introdução

Neste capítulo são apresentados os resultados experimentais dos sistemas implementados nesta Dissertação. Para visualizar alguns dos resultados experimentais foi utilizado um osciloscópio *Yokogawa DL708E*. Este osciloscópio contém uma vasta gama de funcionalidades, tais como, possibilitar a filtragem de sinais através de filtros digitais de várias frequências e exportação para um computador da imagem apresentada no monitor. De referir que alguns dos resultados experimentais apresentados foram visualizados como saídas da placa de DAC (*Digital-to-Analog Converter*), pelo que a amplitude máxima destes é limitada a ± 5 V.

5.2. Resultados Experimentais da PLL - *Phase-Locked Loop*

Como foi referido anteriormente nesta Dissertação, a *Phase-Locked Loop* (PLL) deve ser capaz de gerar um sinal que varie da mesma forma que o ângulo da fase a da rede elétrica. A partir desse sinal, é possível gerar três ondas sinusoidais que representam as tensões simples ideais da rede elétrica. As ondas geradas pela PLL devem manter-se sinusoidais, desfasadas de 120° entre si, e em fase com as tensões simples da rede elétrica, mesmo que estas se encontrem distorcidas.

Na Figura 5.1 são apresentadas as três tensões simples da rede elétrica, cada uma em conjunto com a respetiva onda gerada pela PLL. As tensões da rede elétrica foram visualizadas com recurso a pontas de prova, enquanto que as ondas resultantes da PLL foram visualizadas através da placa de DAC.

Observando a Figura 5.1 pode-se inferir que as ondas geradas pela PLL estão em fase com as respetivas tensões. Adicionalmente, verifica-se que apesar de as tensões da rede elétrica estarem distorcidas (achatadas nos topos), as ondas geradas pela PLL apresentam uma forma de onda sinusoidal, tal como é pretendido.




Figura 5.1 – Resultados experimentais da PLL: (a) Tensão da fase *a* da rede elétrica e respetiva onda da PLL; (b) Tensão da fase *b* da rede elétrica e respetiva onda da PLL; (c) Tensão da fase *c* da rede elétrica e respetiva onda da PLL.

Na Figura 5.2 são apresentadas apenas a tensão da fase *a* da rede elétrica e a onda correspondente gerada a partir da PLL.




Figura 5.2 - Resultados experimentais da PLL: Tensão da fase *a* e respetiva onda gerada pela PLL.

Tal como na figura anterior, é possível verificar que a onda gerada pela PLL tem uma forma sinusoidal apesar de a tensão da fase *a* da rede elétrica se encontrar distorcida. Adicionalmente, é possível verificar mais facilmente que a onda gerada pela PLL se encontra em fase com a respetiva tensão simples da rede elétrica.

5.3. Resultados Experimentais da Modulação Vetorial

A Modulação Vetorial (ou *Space Vector Modulation* - SVM) é responsável por gerar os sinais de comando para os semicondutores do Inversor Tipo Fonte de Corrente a partir das correntes de referência que lhe são fornecidas. No item 3.5.1 foram apresentados os resultados das simulações para a Modulação Vetorial com três referências sinusoidais, desfasadas entre si de 120° e com uma frequência de 50 Hz. De seguida são apresentados os resultados experimentais obtidos para estas condições. O circuito utilizado para obter estes resultados experimentais encontra-se apresentado na Figura 5.3.




Figura 5.3 – Circuito utilizado nos testes práticos da Modulação Vetorial.

Como se pode observar, o barramento CC não é constituído apenas pela bobina, tendo sido adicionada uma fonte de tensão contínua e uma ponte retificadora monofásica. A fonte de tensão foi regulada para um valor de tensão de 45 V e uma corrente máxima de 5 A, tendo como função simular uma fonte de corrente. Por sua vez, a ponte retificadora foi colocada para proteção da fonte de tensão. A carga utilizada é trifásica, puramente resistiva e é ligada triângulo, sendo que cada resistência tem um valor de aproximadamente 26 Ω . Como foi referido no capítulo anterior, os filtros passivos colocados à saída do inversor tiveram que ser adaptados aos valores existentes em laboratório. Assim, a bobina utilizada tem um valor de indutância de 1,5 mH, o valor de resistência é de 9,4 Ω e o valor da capacidade dos condensadores é de 30 μ F.

Tendo isto, na Figura 5.4 encontram-se as evoluções das variáveis *teta* e *setor*, visualizadas como saídas da placa de DAC.




Figura 5.4 - Resultados experimentais da Modulação Vetorial: (a) *teta*; (b) *setor*.

Comparando a Figura 5.4 com a Figura 3.13, verifica-se a evolução da variável *teta* obtida como resultado experimental é semelhante à verificada nos resultados de simulações, evoluindo segundo uma onda dente-de-serra em ambos os casos. Por sua vez, a variável *setor* possui também uma evolução semelhante tanto nos resultados de simulação como nos resultados experimentais. Como se pode observar, esta tem uma forma de escada com 6 degraus, onde cada degrau representa um setor do espaço vetorial de um Inversor Tipo Fonte de Corrente. Adicionalmente, verifica-se que ambas as ondas da Figura 5.4 têm uma frequência de 50 Hz, tal como nos resultados de simulação.

Uma vez verificada a correta determinação das variáveis *teta* e *setor* da Modulação Vetorial, prossegue-se com o cálculo dos tempos t_1 , t_2 e t_0 . Estes devem ter uma frequência 6 vezes superior à frequência dos sinais de referência (50 Hz) e devem ter formas de onda semelhantes às verificadas nas simulações (Figura 3.14). Tendo isto, na Figura 5.5 podem ser visualizadas as evoluções dos tempos (t_1 , t_2 e t_0) da Modulação Vetorial, obtidas através das saídas da placa de DAC.

Através da comparação entre a Figura 5.5 e a Figura 3.14, é possível constatar que a evolução das variáveis t_1 , t_2 e t_0 obtida como resultado experimental coincide com a evolução verificada nas simulações.




Figura 5.5 - Resultados experimentais da Modulação Vetorial: (a) t_1 ; (b) t_2 ; (c) t_0 .

De seguida, são apresentados os resultados experimentais relativos ao tempo de sobreposição (*overlap time*). Este tempo não foi inserido nas simulações devido a falta de tempo e à complexidade da sua implementação nas mesmas. De acordo com as regras dos Inversores Tipo Fonte de Corrente, deve existir um e apenas um semicondutor fechado na parte superior do inversor num dado instante, excetuando durante o tempo de sobreposição (o mesmo é válido para a parte inferior do inversor). Deste modo, caso o semicondutor S_1 deixe de conduzir, um dos semicondutores S_3 ou S_5 irá fechar, para que as regras dos Inversores Tipo Fonte de Corrente sejam verificadas (o mesmo se verifica para os semicondutores da parte inferior do inversor - S_4 , S_6 e S_2). Logo, como o tempo de sobreposição é introduzido na transição entre semicondutores, visualizando simultaneamente os semicondutores da parte superior ou inferior do inversor, é facilmente constatada a presença do tempo de sobreposição. Tendo isto, e sabendo que o tempo de sobreposição estabelecido foi de $2 \mu\text{s}$, são apresentadas na Figura 5.6 as formas de onda das tensões de *gate* dos semicondutores S_1 , S_3 e S_5 .

Como se pode verificar, antes de um dos semicondutores deixar de conduzir, um dos outros semicondutores passa a conduzir, implementando-se assim o tempo de sobreposição. Adicionalmente, verifica-se que o tempo de sobreposição tem uma duração de $2 \mu\text{s}$, como pretendido.




Figura 5.6 - Resultados experimentais da Modulação Vetorial: Formas de onda das tensões de *gate* S_1 , S_3 e S_5 para verificação do tempo de sobreposição (*overlap time*).

Por sua vez, na Figura 5.7 encontram-se formas de onda das tensões de *gate* dos semicondutores S_4 , S_6 e S_2 .




Figura 5.7 - Resultados experimentais da Modulação Vetorial: Formas de onda das tensões de *gate* dos semicondutores S_4 , S_6 e S_2 para verificação do tempo de sobreposição (*overlap time*).

Tal como na Figura 5.6, neste caso é também visível a presença do tempo de sobreposição e a sua duração de 2 μ s. Desta forma, é comprovada a correta implementação do tempo de sobreposição na Modulação Vetorial.

De seguida são apresentados os resultados experimentais relativos às correntes de saída do inversor. Como foi referido, as referências são três ondas sinusoidais,

desfasadas entre si de 120° e em fase com as tensões simples da rede elétrica. Para visualizar as correntes de saída do inversor foram utilizadas 3 pinças amperimétricas *UI583B* da *Agilent*, com uma relação de 10 mV/A. A medição foi efetuada em duas espiras de fio condutor, pelo que as escalas dos resultados apresentados foram divididas por 2 para refletir os valores reais. Ainda, é de realçar que as correntes apresentadas na Figura 5.8 foram filtradas por um filtro digital de 50 kHz do *Yokogawa DL708E*.




Figura 5.8 – Resultados experimentais da Modulação Vetorial: (a) Corrente de saída da fase *a* do inversor; (b) Corrente de saída da fase *b* do inversor; (c) Corrente de saída da fase *c* do inversor.

É possível observar que as correntes de saída têm formas de onda praticamente sinusoidais e que se encontram desfasadas entre si de 120° . Adicionalmente, é possível verificar a presença de algumas anomalias em certas zonas das correntes de saída. Estas anomalias acontecem a cada $1/6$ de ciclo das correntes de saída e devem-se à mudança de setor na Modulação Vetorial. Esta mudança requer a reconfiguração de todos os registos de PWM (*Pulse-Width Modulation*) utilizados, causando alguma distorção nas correntes de saída aquando dessa reconfiguração.

Visto que a Modulação Vetorial com a geração de referências sinusoidais foi validada, prossegue-se com a integração do algoritmo baseado na Teoria *p-q* no sistema de controlo. Para isso, foi adicionado um circuito àquele apresentado na Figura 5.3. Este circuito adicional é apresentado na Figura 5.9 sob a forma de um diagrama.




Figura 5.9 – Diagrama do circuito utilizado para gerar as correntes de carga necessárias para a Teoria $p-q$.

A função deste circuito é gerar correntes distorcidas para que sejam utilizadas como correntes de carga para o algoritmo baseado na Teoria $p-q$. Assim, as correntes de carga são as correntes consumidas por um retificador trifásico com carga RL. A carga deste retificador consiste numa bobina, com 146 mH de indutância, ligada em série com um conjunto de resistências, que perfazem um total de 130 Ω . Esta carga foi dimensionada para que, quando o retificador é alimentado com uma tensão composta de 400 V (valor eficaz), a corrente máxima da carga seja de 4 A. Este limite foi imposto devido à corrente máxima suportada pela bobina, que é de 5 A. A alimentação do retificador trifásico provém de um VARIAC trifásico, presente para que seja possível variar a tensão aplicada ao retificador trifásico. Por sua vez, o VARIAC é alimentado por um transformador trifásico, ligado à rede elétrica. Este último foi utilizado por uma questão de segurança, garantindo isolamento entre o seu primário (rede elétrica) e o seu secundário (restante circuito).

Com recurso às correntes consumidas pelo retificador trifásico presente no circuito da Figura 5.9, o algoritmo baseado na Teoria $p-q$ deverá calcular as correntes de referência de compensação (i_{ca}^* , i_{cb}^* e i_{cc}^*). Estas correntes deverão ter evoluções semelhantes às verificadas nas simulações do Capítulo 3 que envolvem também um retificador trifásico com carga RL (Figura 3.30). Tendo isto, são apresentadas na Figura 5.10 as correntes de referência de compensação calculadas pelo algoritmo baseado na Teoria $p-q$, visualizadas nas saídas da placa de DAC.

Comparando a Figura 5.10 com a Figura 3.30 (presente no item 3.4.4), é possível verificar que as evoluções das correntes de referência de compensação obtidas como resultados experimentais correspondem às apresentadas nos resultados obtidos nas simulações.




Figura 5.10 – Resultados experimentais: (a) Corrente de referência de compensação da fase *a*; (b) Corrente de referência de compensação da fase *b*; (c) Corrente de referência de compensação da fase *c*.

Tendo sido verificado o correto cálculo das correntes de referência de compensação por parte do algoritmo baseado na Teoria *p-q*, prossegue-se com a apresentação das correntes de saída do inversor (Figura 5.11).




Figura 5.11 – Resultados experimentais da Modulação Vetorial com referências provenientes do algoritmo baseado na Teoria *p-q*: (a) Corrente de saída da fase *a*; (b) Corrente de saída da fase *b*; (c) Corrente de saída da fase *c*.

Os resultados apresentados na Figura 5.11 incluem a realimentação das correntes de saída no algoritmo de controlo. Esta realimentação consiste em dois controlos PIs (Proporcional-Integral), um para as componentes α das correntes de referência de compensação e das correntes de saída e outro para as componentes β destas correntes.

As saídas destes controlos PIs são introduzidas na Modulação Vetorial, que gera os sinais de comando para os semicondutores do inversor.

Comparando as correntes de referência de compensação (Figura 5.10) com as correntes de saída do inversor (Figura 5.11), verifica-se que, excluindo o ruído presente nas correntes de saída, o inversor sintetiza corretamente as correntes de referência de compensação do algoritmo baseado na Teoria $p-q$.

Adicionalmente, aquando destes testes práticos verificou-se que à medida que se aumentava a amplitude das correntes de saída aumentava também a presença de ruído nestas. A partir de um certo ponto (sensivelmente 3,5 A de amplitude), este ruído levava ao incorreto funcionamento do sistema de controlo, assim como da interface de programação no computador. Como resultado disto, a interface de programação do computador tinha de ser reiniciada, assim como todo o sistema de controlo. Ainda, esta situação tornou o ajuste dos controladores PIs da realimentação das correntes de saída num processo consideravelmente moroso, sendo mesmo impossível efetuar testes práticos com correntes de saída acima desses valores.

5.4. Resultados Experimentais do Braço Auxiliar de Proteção

Como foi referido anteriormente nesta Dissertação, foi adicionado um braço auxiliar ao Inversor Tipo Fonte de Corrente para garantir que a corrente do barramento CC tenha um caminho para percorrer caso se interrompa o funcionamento do inversor. Este braço deve ser ativado quer as comutações do inversor sejam interrompidas por ordem do utilizador (através da caixa de controlo), quer seja detetado um erro. É possível verificar o funcionamento deste braço através da visualização do sinal de comando do seu IGBT ($S_{IGBT_{aux}}$) e da tensão do barramento CC (v_{CC}), apresentados na Figura 5.12.

Como se pode observar, antes do IGBT do braço auxiliar ser ativado (sinal a -15 V) a tensão do barramento CC varia devido às comutações do inversor. Contudo, quando o IGBT é ativado (sinal a $+15$ V), a tensão aos terminais do barramento CC fica aproximadamente com o valor de 20 V e deixam de ser verificadas variações devido a comutações do inversor. Este valor de tensão corresponde à queda de tensão na resistência do braço auxiliar. Esta tem o valor de 4Ω , e visto que a corrente máxima fornecida pela fonte de tensão contínua é de 5 A, obtém-se o valor de 20 V quando o braço auxiliar se encontra ativo.




Figura 5.12 - Resultados experimentais: Sinal de comando do IGBT do braço auxiliar e tensão aos terminais do barramento CC.

Deste modo, é verificado o correto funcionamento do braço auxiliar de proteção do Inversor Tipo Fonte de Corrente.

5.5. Conclusões

Neste capítulo são apresentados os resultados experimentais obtidos do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente.

Inicialmente, foram apresentados resultados relativos à *Phase-Locked Loop* (PLL) implementada. Verificou-se que mesmo com tensões simples da rede elétrica não-ideais, as ondas geradas pela PLL são sinusoidais e encontram-se em fase com as respetivas tensões simples da rede elétrica, tal como pretendido.

De seguida, foram mostrados resultados experimentais da Modulação Vetorial a operar com referências sinusoidais, desfasadas de 120° entre si e em fase com as tensões simples da rede elétrica. Estes resultados incluem variáveis da Modulação Vetorial que permitem verificar o correto funcionamento da mesma, assim como permitem a comparação com alguns resultados de simulações. Adicionalmente, foram apresentados resultados a comprovar a correta implementação do tempo de sobreposição (*overlap time*). Tendo isto, foram apresentadas as correntes de saída do inversor, constando-se que estas têm forma de onda praticamente sinusoidal e se encontram desfasadas entre si de 120° .

Posteriormente, o algoritmo baseado na Teoria *p-q* foi incluído no sistema de controlo. Foi utilizado um retificador trifásico com carga RL para gerar correntes distorcidas a introduzir no algoritmo de controlo da Teoria *p-q*. Comparando as

correntes de referência de compensação obtidas nos resultados experimentais com os respetivos resultados de simulações, verificou-se o correto funcionamento do algoritmo baseado na Teoria $p-q$.

De seguida, foram apresentadas as correntes de saída do inversor, tendo sido incluída a realimentação das correntes de saída no algoritmo de controlo. Verificou-se que, apesar da presença de algum ruído, o inversor sintetiza as correntes de referência de compensação. Adicionalmente, constatou-se que com o aumento da amplitude das correntes de saída aumentava também o ruído presente nas mesmas, atingindo um ponto (aproximadamente 3,5 A) em que o sistema de controlo cessava de funcionar corretamente, impedindo testes experimentais acima desses valores.

Por fim, foram apresentados resultados que comprovam o correto funcionamento do braço auxiliar de proteção do inversor.

CAPÍTULO 6

Conclusão

6.1. Conclusão

Nesta Dissertação foi apresentado o desenvolvimento de um Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente e controlo de corrente do barramento CC. Este equipamento é responsável por melhorar a Qualidade de Energia Elétrica, efetuando compensações a nível das correntes. A maioria dos filtros ativos de potência desenvolvidos e investigados utilizam um Inversor Tipo Fonte de Tensão, ou *Voltage-Source Inverter* (VSI). Contudo, nesta Dissertação o inversor utilizado é um Inversor Tipo Fonte de Corrente, ou *Current-Source Inverter* (CSI). Comparativamente com o VSI, o CSI apresenta um custo, peso e volume mais elevados. Contudo, o CSI tem vantagens, como maior robustez e fiabilidade, e proteção contra curto-circuitos.

No Capítulo 1 foram apresentadas as principais topologias de filtros ativos de potência, sendo apresentados diagramas simplificados e as compensações que cada uma é capaz de efetuar.

No Capítulo 2 foi apresentado o levantamento do estado da arte relativo ao tipo de inversor utilizado nesta Dissertação, assim como das principais teorias de controlo e técnicas de modulação aplicáveis a um Filtro Ativo Paralelo a operar com este tipo de inversor. A teoria de controlo e a técnica de modulação utilizadas foram, respetivamente, a Teoria $p-q$ e a Modulação Vetorial (*Space Vector Modulation - SVM*), tendo sido escolhidas pelas vantagens associadas a cada uma. Adicionalmente, foi ainda apresentada uma *Phase-Locked Loop* (PLL), que consiste num sistema de sincronismo com a sequência positiva da fundamental das tensões rede elétrica.

No Capítulo 3 foram apresentadas várias simulações do sistema de controlo e de potência do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente, para validar e comprovar o correto funcionamento destes em diferentes cenários.

No Capítulo 4 foi apresentada a implementação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente em laboratório. Foram apresentadas as placas e componentes utilizados, assim como as suas principais características e funcionalidades.

Ainda, foi descrito de uma forma geral o algoritmo de controlo utilizado, assim como as integrações do sistema de controlo e do hardware de potência.

No Capítulo 5 foram apresentados os resultados experimentais do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente. Inicialmente foram apresentados resultados que comprovam o correto funcionamento da PLL. Posteriormente foi comprovada a correta implementação do tempo de sobreposição (*overlap time*). De seguida, foi verificado o correto funcionamento do algoritmo de controlo e do hardware de potência implementado, tanto para referências sinusoidais como para referências de compensação de um retificador trifásico com carga RL. De referir que devido à presença de ruído verificado nas correntes de saída do inversor com amplitude acima de um certo valor (aproximadamente 3,5 A), o sistema de controlo deixava de funcionar corretamente, sendo impossível realizar testes práticos com correntes superiores a esse valor. Por fim, verificou-se o funcionamento do braço auxiliar de proteção.

De um modo geral, conclui-se que o sistema de controlo e o hardware de potência desenvolvidos foram validados, sendo que a Modulação Vetorial ainda deve ser melhorada no que diz respeito à implementação dos tempos.

6.2. Sugestões de Trabalhos Futuros

Como sugestões de trabalho futuro, o autor desta Dissertação apresenta alguns aspetos verificados no decorrer da elaboração desta Dissertação que considera que devem ser melhorados.

Em primeiro lugar, é possível efetuar alguns melhoramentos às placas desenvolvidas pelo autor, nomeadamente:

- Colocar os ligadores dos sinais de PWM (*Pulse-Width Modulation*) da placa de inversor na face superior da mesma;
- Utilizar díodos com o mesmo encapsulamento dos IGBTs (*Insulated Gate Bipolar Transistor*), facilitando o desenho da placa de inversor e a sua acoplação ao dissipador;
- Alterar a placa de *gate driver* com isolamento de 3 kV, de modo a que o cátodo do foto-díodo do optoacoplador não esteja ligado ao GND, tornando-a mais versátil.

A nível das simulações do sistema de controlo, é ainda importante implementar os tempos da Modulação Vetorial de uma forma mais simples, permitindo a sua fácil exportação para a aplicação real. Adicionalmente, isto permitiria também uma mais

fácil implementação de certas funcionalidades, como por exemplo, o tempo de sobreposição.

No que diz respeito à implementação do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente, é necessária a realização de mais testes práticos para resolver os problemas relacionados com o ruído. De seguida, o próximo passo seria a ligação do mesmo à rede elétrica para possibilitar a compensação de um sistema elétrico e o controlo de corrente do barramento CC, sendo utilizada a placa de relés apresentada para atracar um contactor que efetuará a ligação do Filtro Ativo Paralelo ao sistema em questão. Ainda, sugere-se a implementação de um controlo de corrente do barramento CC que adapte o valor desta corrente em função da carga.

Adicionalmente, foi desenhado no software *Solidworks* um protótipo para albergar todo o hardware envolvido no Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente (ver Anexo 1). Este protótipo é composto por dois andares, um para o sistema de controlo (andar superior) e outro para o hardware de potência (andar inferior). Este protótipo seria montado com recurso a calhas de zinco. Por questões de segurança, todas as faces da estrutura estariam cobertas com painéis de alumínio, à exceção da face superior que seria coberta por uma placa de policarbonato transparente. Deste modo, impede-se o acesso tanto ao sistema de controlo como ao hardware de potência, enquanto se mantém acesso visual com o sistema de controlo, que fornece alguma informação visual sobre o seu estado. Todos os painéis seriam de fácil remoção (incluindo a placa de policarbonato), permitindo uma fácil acesso a todo o sistema, tanto para a sua montagem inicial como para possíveis acessos posteriores.

Visto que o sistema de controlo se encontra integrado numa *rack*, o seu transporte é muito fácil. Assim, o andar superior foi desenhado para que a *rack* encaixe perfeitamente neste, tendo sido incluída uma abertura na zona traseira deste andar, permitindo a passagem de cabos para o andar inferior. Por sua vez, o hardware de potência é distribuído pelo andar inferior, sendo que para que seja efetuado um melhor arrefecimento deste conjunto, seria colocada uma ventoinha numa das faces laterais do dissipador, e seriam criadas aberturas nos painéis laterais da estrutura.

Referências

- [1] J. L. Afonso, J. S. Martins, J. Sepúlveda, R. Morgado, J. G. Pinto, R. G. Pregitzer, J. Cunha, J. Batista, and E. Pinto, "*Projecto SINUS - Tecnologias para Melhoria da Eficiência e da Qualidade de Energia em Sistemas Eléctricos*," em *Conferência Internacional International sobre Energias Renováveis, Segurança e Integridade do Sistema Eléctrico*, Figueira da Foz, Portugal, 2006, pp. 101-106, ISBN: 978-972-8822-07-1.
- [2] M. H. Rashid, *Power Electronics Handbook*, 2001, Academic Press. ISBN: 0125816502,
- [3] S. B. Rewatkar and S. G. Kewte, "*Role of Power Electronics Based FACTS Controller SVC for Mitigation of Power Quality Problems*," em *2nd International Conference on Emerging Trends in Engineering and Technology (ICETET)* 2009, pp. 731-735, ISBN: 978-0-7695-3884-6, DOI: 10.1109/icetet.2009.197.
- [4] J. S. Martins, C. Couto, and J. L. Afonso, "*Qualidade de energia eléctrica*," em *3º Congresso Luso-Moçambicano de Engenharia - Engenharia e Inovação para o Desenvolvimento*, Maputo, Moçambique, 2003, pp. 219-231.
- [5] B. J. Baliga, "*Trends in power semiconductor devices*", *IEEE Transactions on Electron Devices*, vol. 43, pp. 1717-1731, 1996, ISSN: 0018-9383, DOI: 10.1109/16.536818.
- [6] R. Redl, P. Tenti, and J. Daan Van Wyk, "*Power electronics' polluting effects*", *IEEE Spectrum*, vol. 34, pp. 32-39, 1997, ISSN: ,DOI: 10.1109/6.590739.
- [7] M. Shafiee Rad, M. Kazerooni, M. J. Ghorbany, and H. Mokhtari, "*Analysis of the grid harmonics and their impacts on distribution transformers*," em *IEEE Power and Energy Conference at Illinois (PECI)*, 2012, pp. 1-5, ISBN: 978-1-4577-1682-9, DOI: 10.1109/peci.2012.6184593.
- [8] Primen, "*The Cost of Power Disturbances to Industrial & Digital Economy Companies*," 2001.
- [9] R. Targosz and J. Manson, "*Pan-European Power Quality Survey*," em *9th International Conference on Electrical Power Quality and Utilisation*, 2007, pp. 1-4.
- [10] P. Ruminot, L. Moran, E. Aeloiza, P. Enjeti, and J. Dixon, "*A New Compensation Method for High Current Non-Linear Loads*," em *Industrial Electronics, 2006 IEEE International Symposium on*, 2006, pp. 1480-1485, ISBN: 1-4244-0497-5, DOI: 10.1109/isie.2006.295690.
- [11] B. Singh, K. Al-Haddad, and A. Chandra, "*A review of active filters for power quality improvement*", *Industrial Electronics, IEEE Transactions on*, vol. 46, pp. 960-971, 1999, ISSN: 0278-0046, DOI: 10.1109/41.793345.
- [12] M. Peterson, B. N. Singh, and P. Rastgoufard, "*Active and Passive Filtering for Harmonic Compensation*," em *40th Southeastern Symposium on System Theory*, 2008, pp. 188-192, ISBN: 0094-2898, DOI: 10.1109/ssst.2008.4480217.
- [13] A. R. Dekka, A. R. Beig, and M. Poshtan, "*Comparison of passive and active power filters in oil drilling rigs*," em *11th International Conference on Electrical Power Quality and Utilisation (EPQU)*, 2011, pp. 1-6, ISBN: 2150-6647, DOI: 10.1109/epqu.2011.6128815.

- [14] J. C. Das, "Passive filters-potentialities and limitations," em *Pulp and Paper Industry Technical Conference, 2003. Conference Record of the 2003 Annual*, 2003, pp. 187-197, ISBN: 0190-2172, DOI: 10.1109/papcon.2003.1216916.
- [15] A. Javadi and K. Al-Haddad, "Unfunctionality of the instantaneous p - q theory for the control of series active filters," em *IEEE Electrical Power and Energy Conference (EPEC)*, 2011, pp. 386-391, ISBN: 978-1-4577-0405-5, DOI: 10.1109/epec.2011.6070231.
- [16] A. B. Nassif and X. Wilsun, "Passive Harmonic Filters for Medium-Voltage Industrial Systems: Practical Considerations and Topology Analysis," em *39th North American Power Symposium*, 2007, pp. 301-307, ISBN: 978-1-4244-1726-1, DOI: 10.1109/naps.2007.4402326.
- [17] V. Khadkikar, A. Chandra, A. O. Barry, and T. D. Nguyen, "Conceptual Study of Unified Power Quality Conditioner (UPQC)," em *IEEE International Symposium on Industrial Electronics*, 2006, pp. 1088-1093, ISBN: 1-4244-0497-5, DOI: 10.1109/isie.2006.295788.
- [18] H. Akagi, "Active Harmonic Filters", *Proceedings of the IEEE*, vol. 93, pp. 2128-2141, 2005, ISSN: 0018-9219, DOI: 10.1109/jproc.2005.859603.
- [19] J. L. Afonso, C. Couto, and J. S. Martins, "Active filters with control based on the p - q theory", *IEEE Industrial Electronics Society newsletter*, vol. 47, pp. 5-10, 2000, ISSN: 0746-1240.
- [20] J. G. Pinto, R. G. Pregitzer, L. F. C. Monteiro, and J. L. Afonso, "3-Phase 4-Wire Shunt Active Power Filter with Renewable Energy Interface," em *International Conference on Renewable Energies and Power Quality*, 2007, ISBN: 978-84-611-4707-6.
- [21] H. Akagi, "New trends in active filters for power conditioning", *Industry Applications, IEEE Transactions on*, vol. 32, pp. 1312-1322, 1996, ISSN: 0093-9994, DOI: 10.1109/28.556633.
- [22] S. Pettersson, M. Salo, and H. Tuusa, "Four-Wire Current Source Active Power Filter with an Open-Loop Current Control," em *Power Conversion Conference - Nagoya, 2007. PCC '07*, 2007, pp. 542-549, ISBN: 1-4244-0844-X, DOI: 10.1109/pcccon.2007.373019.
- [23] A. Islam, M. A. Abeer, M. K. M. Rabby, M. H. Rahaman, A. Hossain, R. Al Nur, A. Kabir, and U. Mahub, "Series active power filter implementation using P - Q theory," em *International Conference on Informatics, Electronics & Vision (ICIEV)*, 2012, pp. 915-918, ISBN: 978-1-4673-1153-3, DOI: 10.1109/iciev.2012.6317511.
- [24] A. Kouzou, B. S. Khaldi, M. O. Mahmoudi, and M. S. Boucherit, "Apparent power evaluation of Series Active Power Filter with recent definitions," em *IEEE SSD 2008. 5th International Multi-Conference on Systems, Signals and Devices*, 2008, pp. 1-6, ISBN: 978-1-4244-2206-7, DOI: 10.1109/ssd.2008.4632889.
- [25] D. Figueroa, L. Moran, P. Ruminot, and J. Dixon, "A series active power filter scheme for current harmonic compensation," em *IEEE Power Electronics Specialists Conference*, 2008, pp. 3587-3591, ISBN: 0275-9306, DOI: 10.1109/pesc.2008.4592511.
- [26] H. Fujita, T. Yamasaki, and H. Akagi, "A hybrid active filter for damping of harmonic resonance in industrial power systems", *IEEE Transactions on Power*

- Electronics*, vol. 15, pp. 215-222, 2000, ISSN: 0885-8993, DOI: 10.1109/63.838093.
- [27] J. Turunen, M. Salo, and H. Tuusa, "Comparison of series hybrid active power filters based on experimental tests," em *European Conference on Power Electronics and Applications*, 2005, pp. 10 pp.-P.10, ISBN: 90-75815-09-3, DOI: 10.1109/epe.2005.219255.
- [28] S. Bhattacharya and D. Divan, "Design and implementation of a hybrid series active filter system," em *26th Annual IEEE Power Electronics Specialists Conference, PESC '95 Record*, 1995, pp. 189-195 vol.1, ISBN: 0-7803-2730-6, DOI: 10.1109/pesc.1995.474811.
- [29] V. Khadkikar, "Enhancing Electric Power Quality Using UPQC: A Comprehensive Overview", *IEEE Transactions on Power Electronics*, vol. 27, pp. 2284-2297, 2012, ISSN: 0885-8993, DOI: 10.1109/tpel.2011.2172001.
- [30] S. G. Dan, D. D. Benjamin, R. Magureanu, L. Asminoaei, R. Teodorescu, and F. Blaabjerg, "Control strategies of active filters in the context of power conditioning," em *European Conference on Power Electronics and Applications*, Dresden, 2005, pp. 10 pp.-P.10, ISBN: 90-75815-09-3, DOI: 10.1109/epe.2005.219196.
- [31] M. Salo and S. Pettersson, "Current-Source Active Power Filter with an Optimal DC Current Control," em *37th IEEE Power Electronics Specialists Conference*, 2006, pp. 1-4, ISBN: 0275-9306, DOI: 10.1109/pesc.2006.1711975.
- [32] P. Parkatti, M. Salo, and H. Tuusa, "A novel vector controlled current source shunt active power filter and its comparison with a traditional topology," em *European Conference on Power Electronics and Applications*, 2007, pp. 1-9, ISBN: 978-92-75815-10-8, DOI: 10.1109/epe.2007.4417399.
- [33] P. P. Dash and M. Kazerani, "A multilevel current-source inverter based grid-connected photovoltaic system," em *North American Power Symposium (NAPS)*, 2011, pp. 1-6, ISBN: 978-1-4577-0418-5, DOI: 10.1109/naps.2011.6025164.
- [34] A. Vaeltman and D. G. Holmes, "Charge controlled modulation of a current source inverter," em *Industry Applications Conference, 1997. Thirty-Second IAS Annual Meeting, IAS '97., Conference Record of the 1997 IEEE*, 1997, pp. 1529-1533 vol.2, ISBN: 0197-2618, DOI: 10.1109/ias.1997.629055.
- [35] M. Routimo, M. Salo, and H. Tuusa, "Comparison of Voltage-Source and Current-Source Shunt Active Power Filters", *IEEE Transactions on Power Electronics*, vol. 22, pp. 636-643, 2007, ISSN: 0885-8993, DOI: 10.1109/tpel.2006.890005.
- [36] R. T. H. Li, H. S. H. Chung, and T. K. M. Chan, "An Active Modulation Technique for Single-Phase Grid-Connected CSI," em *37th IEEE Power Electronics Specialists Conference, PESC '06*, 2006, pp. 1-7, ISBN: 0275-9306, DOI: 10.1109/pesc.2006.1711930.
- [37] K. Vadirajacharya, P. Agarwal, and H. O. Gupta, "Control of Current-Source Active Power Filter using Unit Vector Template in Three Phase Four Wire Unbalanced System," em *7th International Conference on Power Electronics and Drive Systems, PEDS '07.* , 2007, pp. 1683-1688, ISBN: 978-1-4244-0645-6, DOI: 10.1109/peds.2007.4487934.
- [38] Semikron, Datasheet do SKM400GA12V, 2012. Acessado em: 2-12-13. Disponível em: http://www.semikron.com/products/data/cur/assets/SKM400GA12V_22892103.pdf

- [39] M. Routimo, M. Salo, and H. Tuusa, "Comparison of Voltage-Source and Current-Source Shunt Active Power Filters," em *IEEE 36th Power Electronics Specialists Conference*, 2005, pp. 2571-2577, ISBN: 0-7803-9033-4, DOI: 10.1109/pesc.2005.1581995.
- [40] N. Binesh and B. Wu, "5-level parallel current source inverter for high power application with DC current balance control," em *IEEE International Electric Machines & Drives Conference*, 2011, pp. 504-509, ISBN: 978-1-4577-0060-6, DOI: 10.1109/iemdc.2011.5994649.
- [41] S. Suroso and T. Noguchi, "Multilevel Current Waveform Generation Using Inductor Cells and H-Bridge Current-Source Inverter", *IEEE Transactions on Power Electronics*, vol. 27, pp. 1090-1098, 2012, ISSN: 0885-8993, DOI: 10.1109/tpel.2010.2056933.
- [42] B. Zhihong, Z. Zhongchao, and Z. Yao, "A Generalized Three-Phase Multilevel Current Source Inverter with Carrier Phase-Shifted SPWM," em *IEEE Power Electronics Specialists Conference 2007*, pp. 2055-2060, ISBN: 0275-9306, DOI: 10.1109/pesc.2007.4342322.
- [43] J. L. Afonso, M. J. S. Freitas, and J. S. Martins, "p-q Theory power components calculations," em *Industrial Electronics, 2003. ISIE '03. 2003 IEEE International Symposium on*, 2003, pp. 385-390 vol. 1, ISBN: 0-7803-7912-8, DOI: 10.1109/isie.2003.1267279.
- [44] E. H. Watanabe, R. M. Stephan, and M. Aredes, "New concepts of instantaneous active and reactive powers in electrical systems with generic loads", *IEEE Transactions on Power Delivery*, vol. 8, pp. 697 - 703 1993, ISSN: 0885-8977, DOI: 10.1109/61.216877.
- [45] M. Aredes and E. H. Watanabe, "New control algorithms for series and shunt three-phase four-wire active power filters", *IEEE Transactions on Power Delivery*, vol. 10, pp. 1649 - 1656 1995, ISSN: 0885-8977, DOI: 10.1109/61.400952.
- [46] R. G. Pregitzer, J. C. C. Costa, J. S. Martins, and J. L. Afonso, "Simulation and implementation results of a 3-phase 4-wire shunt active power filter," em *International Conference on Harmonics and Quality of Power*, 2006.
- [47] B. Exposto, J. G. Pinto, D. Pedrosa, H. Gonçalves, and J. L. Afonso, "Experimental and simulation results of a current-source three-phase shunt active power filter using periodic-sampling," em *Annual Seminar on Automation, Industrial Electronics and Instrumentation 2012 - AAIE'12*, 2012, ISBN: 978-972-98603-5-5.
- [48] B. Exposto, H. Gonçalves, J. G. Pinto, J. L. Afonso, and C. Couto, "Three phase four wire shunt active power filter from theory to industrial facility tests," em *IEEE EPQU 2011 - Electrical Power Quality and Utilization Conference*, 2011.
- [49] M. Depenbrock, "The FBD-Method, A Generally Applicable Tool For Analyzing Power Relations," em *ICHPS V International Conference on Harmonics in Power Systems*, 1992, pp. 135-141, ISBN: , DOI: 10.1109/ichps.1992.559009.
- [50] M. Depenbrock and V. Staudt, "The FBD-method as tool for compensating total nonactive currents," em *8th International Conference On Harmonics and Quality of Power Proceedings 1998*, pp. 320 - 324, ISBN: 0-7803-5105-3, DOI: 10.1109/ICHQP.1998.759906.
- [51] H. K. M. Paredes, F. P. Marafao, and L. C. P. da Silva, "A comparative analysis of FBD, PQ and CPT current decompositions — Part I: Three-phase,

- three-wire systems,*" em *IEEE Bucharest PowerTech*, 2009, pp. 1-8, ISBN: 978-1-4244-2235-7, DOI: 10.1109/ptc.2009.5282173.
- [52] D. C. Pham, S. Huang, and K. Huang, "Modeling and simulation of current source inverters with space vector modulation," em *International Conference on Electrical Machines and Systems (ICEMS)*, 2010, pp. 320-325, ISBN: 978-1-4244-7720-3.
- [53] B. Exposto, H. Carneiro, G. Pinto, C. Couto, and J. L. Afonso, "Simulations of a current-source Shunt Active Power Filter with Carrier-Based PWM and Periodic Sampling modulation techniques," em *Proceedings of the 2011-14th European Conference on Power Electronics and Applications (EPE 2011)*, 2011, pp. 1-8, ISBN: 978-90-75815-15-3.
- [54] H. Shoudao, D. C. Pham, H. Keyuan, and C. Shuangyin, "Space vector PWM techniques for current and voltage source converters: A short review," em *2012 15th International Conference on Electrical Machines and Systems (ICEMS)*, 2012, pp. 1-6, ISBN: 978-1-4673-2327-7.
- [55] M. Glab, Z. Krzeminski, and M. Wlas, "PWM current source inverter with IGBT transistors and multiscalar model control system," em *2005 European Conference on Power Electronics and Applications*, 2005, pp. 10 pp.-P.10, ISBN: 90-75815-09-3, DOI: 10.1109/epe.2005.219526.
- [56] J. W. Dixon, S. Tepper, and L. Moran, "Analysis and evaluation of different modulation techniques for active power filters," em *Applied Power Electronics Conference and Exposition, 1994. APEC '94. Conference Proceedings 1994., Ninth Annual*, 1994, pp. 894-900 vol.2, DOI: 10.1109/apec.1994.316303.
- [57] B. Exposto, J. G. Pinto, D. Pedrosa, V. Monteiro, H. Goncalves, and J. L. Afonso, "Current-Source Shunt Active Power Filter with Periodic-Sampling Modulation Technique," em *IECON 2012 - 38th Annual Conference on IEEE Industrial Electronics Society*, 2012, pp. 1274-1279, ISBN: 1553-572X, DOI: 10.1109/iecon.2012.6388555.
- [58] D. R. d. C. Luís Guilherme Barbosa Rolim, Jr., Maurício Aredes, "Analysis and Software Implementation of a Robust Synchronizing PLL Circuit Based on the pq Theory", *IEEE Transaction on Industrial Electronics*, vol. 53, pp. 1919 - 1926, 2006, ISSN: 0278-0046, DOI: 10.1109/TIE.2006.885483.
- [59] Texas Instruments, TMS320F28335 Data Manual, 2012. Acessado em: 2-12-13. Disponível em: <http://www.ti.com/lit/ds/symlink/tms320f28335.pdf>
- [60] LEM, Datasheet do Voltage Transducer LV 25-P, 2012. Acessado em: 2-12-13. Disponível em: <http://www.lem.com/docs/products/lv%2025-p.pdf>
- [61] LEM, Datasheet do Current Transducer LA 100-P, Acessado em: (2-12-13. Disponível em: <http://www.lem.com/docs/products/la%20100-p%20e.pdf>
- [62] MAXIM, Datasheet do MAX1320, 2008. Acessado em: 2-12-13. Disponível em: <http://datasheets.maximintegrated.com/en/ds/MAX1316-MAX1326.pdf>
- [63] Texas Instruments, Datasheet do LM339, 2013. Acessado em: 2-12-13. Disponível em: <http://www.ti.com/lit/ds/symlink/lm139-n.pdf>
- [64] Traco Power, Datasheet da Serie TXL, 2013. Acessado em: 2-12-13. Disponível em: <http://www.tracopower.com/products/txl.pdf>
- [65] Avago, Datasheet do ACPL-J313, 2013. Acessado em: 2-12-13. Disponível em: http://www.avagotech.com/pages/en/optocouplers_plastic/plastic_integrated_gate_drive_optocoupler/acpl-j313-000e/

-
- [66] Murata Power, Datasheet da Serie MEV1, 2011. Acessado em: 2-12-13. Disponível em: http://www.murata-ps.com/data/power/ncl/kdc_mev.pdf
- [67] Fairchild Semiconductor, Datasheet do FGA25N120ANTD, 2007. Acessado em: 2-12-13. Disponível em: <http://www.fairchildsemi.com/ds/FG/FGA25N120ANTD.pdf>
- [68] Ixys, Datasheet do DSEP 29-12A, 2009. Acessado em: 2-12-13. Disponível em: <http://docs-europe.electrocomponents.com/webdocs/10d5/0900766b810d572d.pdf>
- [69] Littelfuse, Datasheet da Serie de Varistores LA, 2012. Acessado em: 2-12-13. Disponível em: http://www.littelfuse.com/products/varistors/radial-leaded/la/~//media/Electronics_Technical/Datasheets/Varistors/Littelfuse_Varistors_LA_Datasheet.pdf
- [70] American Zettler, Datasheet do AZ742, Acessado em: 2-12-13. Disponível em: <http://www.azettler.com/pdfs/az742.pdf>
- [71] Semikron, Datasheet do KL-285 (P3)/ 300 mm, 2005. Acessado em: 2-12-13. Disponível em: http://www.semikron.com/products/data/cur/assets/Heatsink_KL_285_P3_300_mm_sawed_brushed_machined_41132240.pdf
- [72] Kunze, Powerclips Série 4 KU - TO220, 2013. Acessado em: 2-12-13. Disponível em: <http://www.heatmanagement.com/de/produkte/serie-ku-4-to220>
- [73] B. Exposto, "Filtro Activo Paralelo com Inversor do Tipo Fonte de Corrente," Mestrado Integrado em Engenharia Electronica Industrial e Computadores, Universidade do Minho, 2010.

ANEXO 1

Estrutura para integração do Filtro Ativo Paralelo com Inversor Tipo Fonte de Corrente desenhada no software *SolidWorks*

