Utilize este identificador para referenciar este registo:
https://hdl.handle.net/1822/6610| Título: | Implementação de um compressor JPEG em FPGA |
| Autor(es): | Santos, Nuno Silva, Pedro Esteves, António |
| Palavras-chave: | Programming Software engineering |
| Data: | Fev-2007 |
| Citação: | JORNADAS SOBRE SISTEMAS RECONFIGURÁVEIS, 3, Lisboa, Portugal, 2007 – “REC2007 : actas das III Jornadas sobre Sistemas Reconfiguráveis”. [S.l. : s.n, 2007?]. |
| Resumo(s): | Este documento descreve a implementação com pipeline de um compressor JPEG em FPGA. Para isso, apresenta-se a funcionalidade e implementação dos blocos principais da arquitectura do compressor. O destaque vai para a DCT 2-D, implementada com 2 blocos DCT 1-D e um buffer de transposição. O componente mais crítico em termos de espaço e desempenho é o multiplicador da DCT 1-D, que por ser usado para multiplicar um inteiro por uma de 4 constantes reais possui uma arquitectura baseada em 4 barrel shifters, e é aqui apresentado em maior detalhe. |
| Tipo: | Artigo em ata de conferência |
| URI: | https://hdl.handle.net/1822/6610 |
| Arbitragem científica: | yes |
| Acesso: | Acesso aberto |
| Aparece nas coleções: | DI/CCTC - Artigos (papers) |
Ficheiros deste registo:
| Ficheiro | Descrição | Tamanho | Formato | |
|---|---|---|---|---|
| rec2007_esteves.pdf | Documento principal | 291,19 kB | Adobe PDF | Ver/Abrir |
