A Loosely-Coupled Arm and RISC-V Locksteping technology

Abstract

Due to the technological growth during the last few years, a new market is rising, bringing a huge number of devices that interact with the human being and the environment. However, the dependability of those devices becomes more and more a concern. Furthermore, from what has been seen, in terms of performance and power consumption, these computational systems are constantly being improved due to reduced transistor’s size, higher clock frequencies, and lower operating core voltages. However, this leads to a lack in the systems reliability, which turns them more susceptive to faults. For example, systems are becoming more sensitives to radiations that can trigger Single Event Upsets (SEUs) in this new technological generation. This dissertation aims to provide a new solution for fault tolerance systems, named Lock-V, that combines two fault tolerance techniques, in order to answer the current gap. The solution is deployed under the Microsemi SmartFusion2 that includes a Microcontroller Unit (MCU) and an Field-Programmable Gate Array (FPGA) in the same platform, and the solution consists in a Dual-Core Lockstep (DCLS) combined with design diversity at Instruction Set Architecture (ISA) level. The design diversity is achieved by using two different cores, a hard-core Arm Cortex-M3 and a soft-core RISC-V-based processors. The DCLS is supported by an FPGA-based accelerator and it provides error detection capabilities to the system by comparing, in a loosely-coupled fashion, the outputs from the two cores. Moreover, this dissertation provides a friendly framework, that adds to the system recovery capabilities. In order to validate the system, a fault injection mechanism was developed, to test the Lock-V architecture. Since protecting the memory is out of the scope of this dissertation, the fault injections are over the register files, which are usually more vulnerable to faults, excluding the memory. These tests, prove the effectiveness of the Lock-V system as a fault tolerance system. Moreover, Lock-V architecture offers fault tolerance against SEU and protection against Common-Mode Failure (CMF) by applying lockstep technique and design diversity, respectively. Summing up, the Lock-V achieved a high fault coverage taking into account the existing solutions.

Nos últimos anos, o grande crescimento tecnológico tem originado o surgimento de novas necessidades, onde dispositivos eletrónicos e seres humanos passam a ter um maior contacto. Este crescimento, contudo, levanta problemas de fiabilidade e segurança. E apesar de na ciência computacional surgirem melhorias de desempenho e de eficiência energética, devido à redução dos transístores, altas frequências de relógio, e baixas tensões de execução do núcleo de processamento, estas trazem consigo lacunas na fiabilidade dos sistemas, tornando-os mas suscetíveis a faltas. Por exemplo, esta nova geração tecnológica é cada vez mais sensível a radiações que podem despoletar Single Event Upset (SEU). Esta dissertação visa fornecer uma nova solução para sistemas tolerantes a falhas, denominada de Lock-V, que combina duas técnicas, de forma a responder à lacuna atual. A solução foi implementada sobre a Microsemi SmartFusion2 que inclui um microcontrolador e um Field-Programmable Gate Array (FPGA) na mesma plataforma, esta solução consiste numa arquitetura Dual-Core Lockstep (DCLS) combinada com diversidade de desenho ao nível do conjunto de instruções que é obtida pelo uso de dois núcleos diferentes, um hard-core Arm Cortex-M3 e um soft-core com base em RICS-V. O DCLS é apoiado por um acelerador desenvolvido na FPGA e proporciona ao sistema a capacidade de deteção de error, através da comparação loosely-coupled das saídas dos núcleos de processamento. Para além disso, esta dissertação fornece uma framework, que adiciona ao sistema a capacidade de auto-recuperação. De forma a validar o sistema, foi desenvolvido um mecanismo de injeção de faltas, que testa a arquitetura Lock-V. Como proteger a memoria está fora do âmbito desta dissertação, e como tal, a injeção de faltas foi aplicada apenas nos registros do processador, que normalmente são os mais vulneráveis a faltas se excluirmos as memórias. Estes testes, provam a eficiência do sistema Lock-V como um sistema tolerante a falhas. Para além disso, esta arquitetura, devido ao seu mecanismo lockstep é um sistema tolerante a falhas contra SEU, e também, devido à diversidade de desenho, apresenta proteção contra falhas de modo comum. Resumidamente, o sistema Lock-V tem grande cobertura de faltas tendo em conta as soluções existentes.